基于FPGA的通用異步收發器設計
2011-12-30 07:47:08林愛英胡惠敏賈樹恒
現代電子技術 2011年15期
林愛英 胡惠敏 賈樹恒
摘 要：采用Verilog HDL語言作為硬件功能的描述，運用模塊化設計方法分別設計了通用異步收發器(UART)的發送模塊、接收模塊和波特率發生器，并結合現場可編程門陣列(FPGA)的特點，實現了一個可移植的UART模塊。該設計不僅實現了串行異步通信的主要功能，而且電路簡單，工作穩定、可靠，可以將其靈活地嵌入到各個通信系統中。
關鍵詞：通用異步收發器；現場可編程門陣列；Verilog HDL；串行通信
中圖分類號：TN915.04-34; TN402 文獻標識碼：A 文章編號：1004-373X(2011)15-0121-03
