一種基于時序邏輯電路的延時開關設計
2011-12-30 07:47:08馮家鵬
現代電子技術 2011年15期
馮家鵬
摘 要：時序邏輯電路設計是《數字電子技術》課程中一個難度大、綜合性高的部分，它綜合了組合邏輯電路和時序邏輯電路的內容。在進行狀態機設計時，隨著輸入邏輯變量的增加，狀態數目將呈指數倍急劇增加，這會使整個設計變得復雜且容易出錯。以一個延時開關控制器的設計為例，提出了一種狀態機輸入變量簡化的方法，降低了設計過程的復雜程度。
關鍵詞：時序邏輯電路； 延時開關； 狀態機化簡； D觸發器
中圖分類號：TN79-34 文獻標識碼：A 文章編號：1004-373X(2011)15-0177-02
