基于IEEE 1588的智能變電站時(shí)鐘同步技術(shù)研究

王水魚(yú)，魏傳均

（西安理工大學(xué) 自動(dòng)化與信息工程學(xué)院，陜西 西安 710048）

近年來(lái)，智能電網(wǎng)成為世界范圍內(nèi)電力系統(tǒng)的發(fā)展方向，智能變電站得到廣泛的應(yīng)用和推廣，采用智能設(shè)備實(shí)現(xiàn)了全站信息數(shù)字化、通信平臺(tái)網(wǎng)絡(luò)化、信息共享標(biāo)準(zhǔn)化。同步對(duì)時(shí)系統(tǒng)是智能變電站中的重要環(huán)節(jié)，數(shù)字化變電站間隔層的保護(hù)裝置、測(cè)控裝置，尤其是過(guò)程層的合并單元均離不開(kāi)同步對(duì)時(shí)信息，保證數(shù)字化變電站各設(shè)備的精確同步是數(shù)字化變電站穩(wěn)定運(yùn)行的重要基礎(chǔ)。IEC 61850標(biāo)準(zhǔn)對(duì)智能電子設(shè)備 （IED）的時(shí)鐘精度按功能要求劃分為5個(gè)等級(jí)（T1～T5），其中用于計(jì)量的 T5 等 級(jí)精度達(dá)到 1 μs[1]。IEEE 1588全稱(chēng)為網(wǎng)絡(luò)測(cè)量與控制系統(tǒng)的精密時(shí)間同步協(xié)議，簡(jiǎn)稱(chēng)為精密時(shí)間同步協(xié)議PTP（Precision Time Protocol），具有容易配置、快速收斂以及對(duì)網(wǎng)絡(luò)帶寬和資源消耗少等優(yōu)點(diǎn)。經(jīng)過(guò)完善的IEEE 1588標(biāo)準(zhǔn)（第2版）在 2008年已發(fā)布。在硬件輔助條件下，其時(shí)間同步精度可達(dá)到亞微秒量級(jí)，可滿(mǎn)足T5等級(jí)同步精度 1 μs的要求，IEEE 1588是智能變電站對(duì)時(shí)系統(tǒng)的必然趨勢(shì)[1-2]。

1 IEEE 1588對(duì)時(shí)原理及時(shí)鐘結(jié)構(gòu)

1.1 IEEE 1588對(duì)時(shí)原理

IEEE 1588協(xié)議采用分層主從 （Master-Slave）模式進(jìn)行時(shí)鐘同步，從時(shí)鐘通過(guò)必要的時(shí)間信息實(shí)現(xiàn)與主時(shí)鐘的同步。IEEE 1588協(xié)議主要定義了4種多點(diǎn)傳送的時(shí)鐘報(bào)文類(lèi)型：同步報(bào)文（Sync）、跟隨報(bào)文（Follow_Up）、時(shí) 延 請(qǐng) 求 報(bào) 文 （Delay_Req）、 時(shí) 延 請(qǐng) 求 響 應(yīng) 報(bào) 文（Delay_Resp）。通過(guò)測(cè)量主從時(shí)鐘之間的時(shí)間偏差和網(wǎng)絡(luò)時(shí)延來(lái)實(shí)現(xiàn)同步功能。IEEE 1588主從時(shí)鐘同步機(jī)制如圖 1所示[1-2]。

IEEE 1588從時(shí)鐘與主時(shí)鐘同步的過(guò)程如下：

（1）首先主時(shí)鐘以多播形式周期性（一般間隔 2 s）地向所有相連的從時(shí)鐘發(fā)送Sync報(bào)文，并在介質(zhì)獨(dú)立接口 MII（Media Independent Interface）處加蓋 Sync報(bào)文發(fā)送的硬件時(shí)間戳。

（2）從時(shí)鐘接收Sync報(bào)文。并在以太網(wǎng)MII處產(chǎn)生一個(gè)基于從時(shí)鐘的本地時(shí)間戳t2，即收到Sync報(bào)文的精確時(shí)間。

圖1 IEEE 1588同步原理

（3）主時(shí)鐘通過(guò)讀取 Sync的硬件時(shí)間戳信息，得到Sync報(bào)文基于主時(shí)鐘的精確發(fā)送時(shí)刻t1，將其插入Follow_up報(bào)文中發(fā)送給從時(shí)鐘，從時(shí)鐘便能獲取Sync報(bào)文的精確發(fā)送時(shí)間t1。

（4）隨后從時(shí)鐘向主時(shí)鐘發(fā)送Delay_Req報(bào)文（一般4～60 s發(fā)送一次），并記錄Delay_Req報(bào)文基于從時(shí)鐘的精確發(fā)送時(shí)刻t3。

（5）主時(shí)鐘接收 Delay_Req報(bào)文，并記錄 Delay_Req報(bào)文基于主時(shí)鐘的精確接收時(shí)刻t4。

（6）主時(shí)鐘把Delay_Req報(bào)文的精確接收時(shí)刻t4插入Delay_Resp報(bào)文中，并發(fā)送給從時(shí)鐘[1-2]。

通過(guò)這種“乒乓”方式，由此可計(jì)算出主從時(shí)鐘之間的時(shí)間偏差Offset和網(wǎng)絡(luò)延時(shí)Delay。假設(shè)通信路徑網(wǎng)絡(luò)時(shí)延是對(duì)稱(chēng)的，則Follow_Up報(bào)文的精確接收時(shí)間t2和Delay_Req報(bào)文的精確接收時(shí)間t4分別為：

由式（1）、式（2）得：

Offset=[（t2-t1）-（t4-t3）]/2 Delay=[（t2-t1）+（t4-t3）]/2

因此，從終端可以通過(guò)計(jì)算得到主從時(shí)鐘之間的Offset和Delay，并據(jù)此調(diào)整本地時(shí)鐘，完成一次時(shí)間同步。

1.2 PTP系統(tǒng)時(shí)鐘結(jié)構(gòu)

PTP系統(tǒng)中的時(shí)鐘在結(jié)構(gòu)上分為普通時(shí)鐘OC（Ordinary Clock）、邊界時(shí)鐘 BC（Boundary Clock）和透明時(shí)鐘TC（Transparent Clock）。主時(shí)鐘與從時(shí)鐘只有一個(gè)時(shí)鐘端口為普通時(shí)鐘OC，而邊界時(shí)鐘包含一個(gè)從時(shí)鐘端口和多個(gè)主時(shí)鐘端口。交換機(jī)時(shí)鐘模型為T(mén)C，合并單元、保護(hù)測(cè)控等裝置的時(shí)鐘模型為OC，運(yùn)行在從時(shí)鐘狀態(tài)，邊界時(shí)鐘將同步過(guò)程分段進(jìn)行，體現(xiàn)了逐級(jí)同步的思想[4]。PTP時(shí)鐘組織拓?fù)浣Y(jié)構(gòu)如圖2所示。

圖2 PTP時(shí)鐘組織拓?fù)浣Y(jié)構(gòu)

數(shù)字化變電站PTP同步對(duì)時(shí)系統(tǒng)結(jié)構(gòu)如圖3所示。其特點(diǎn)如下：主時(shí)鐘a和主時(shí)鐘b互為備用；正常狀態(tài)下只有一臺(tái)活動(dòng)主時(shí)鐘，另一臺(tái)處于靜默狀態(tài)，此機(jī)制通過(guò)最佳主時(shí)鐘BMC（Best Master Clock）算法實(shí)現(xiàn)；PTP交換機(jī)TC需根據(jù)BMC算法選擇主時(shí)鐘同步頻率；IED（OC）跟隨當(dāng)前活動(dòng)主時(shí)鐘。在主時(shí)鐘發(fā)生切換時(shí)，守時(shí)等待切換完成，并根據(jù)BMC算法選擇主時(shí)鐘。

圖3 數(shù)字化變電站PTP同步對(duì)時(shí)系統(tǒng)

2 IEEE 1588對(duì)時(shí)系統(tǒng)分析及實(shí)現(xiàn)

2.1 PTP的最佳主時(shí)鐘（BMC）算法

一套IEEE 1588系統(tǒng)由許多設(shè)備（節(jié)點(diǎn)）組成，每個(gè)設(shè)備都有自己的時(shí)鐘系統(tǒng)，理論上任何時(shí)鐘都能實(shí)現(xiàn)主時(shí)鐘和從時(shí)鐘的功能，但一個(gè)PTP子網(wǎng)內(nèi)只能有一個(gè)主時(shí)鐘，主時(shí)鐘擔(dān)當(dāng)時(shí)間發(fā)布者的角色，從時(shí)鐘擔(dān)當(dāng)接收者的角色。整個(gè)系統(tǒng)中的最優(yōu)時(shí)鐘為最高級(jí)時(shí)鐘GMC（Grand Master Clock），有著最好的穩(wěn)定性、精確性等。根據(jù)各節(jié)點(diǎn)的時(shí)鐘精度、級(jí)別以及UTC（通用協(xié)調(diào)時(shí)間）的可追溯性等，由最佳主時(shí)鐘算法來(lái)自動(dòng)選擇系統(tǒng)內(nèi)的主時(shí)鐘。

BMC算法由兩部分組成：（1）數(shù)據(jù)集比較算法（data set comparison algorithm），比較兩組數(shù)據(jù)的優(yōu)劣，選出質(zhì)量較優(yōu)的數(shù)據(jù)集；（2）狀態(tài)決策算法 （state decision algorithm），根據(jù)數(shù)據(jù)集比較算法的結(jié)果，計(jì)算本地時(shí)鐘每個(gè)端口當(dāng)前應(yīng)該所處的狀態(tài)，并作相應(yīng)的端口狀態(tài)轉(zhuǎn)換。

BMC算法的軟件實(shí)現(xiàn)：BMC算法在時(shí)鐘的每個(gè)端口上運(yùn)行，它規(guī)定了數(shù)據(jù)比較的順序和判據(jù)，時(shí)鐘端口在設(shè)備上電時(shí)進(jìn)行缺省初始化配置，為各數(shù)據(jù)集分配緩沖區(qū)等操作，然后系統(tǒng)開(kāi)始偵聽(tīng)網(wǎng)絡(luò)上的時(shí)鐘報(bào)文，如果端口收到相應(yīng)的PTP報(bào)文，就調(diào)用BMC算法；或者當(dāng)時(shí)鐘處于未校準(zhǔn)狀態(tài)時(shí)，端口收到其他同步時(shí)鐘的PTP報(bào)文后，也調(diào)用BMC算法。實(shí)現(xiàn)時(shí)鐘端口的BMC算法的軟件流程如圖4所示。

BMC算法的實(shí)現(xiàn)步驟如下：

（1）對(duì)于具有N個(gè)端口的時(shí)鐘C0的其中一個(gè)端口r，通過(guò)數(shù)據(jù)集比較算法比較從這個(gè)端口接收到的其他時(shí)鐘端口的有效同步報(bào)文的數(shù)據(jù)集，計(jì)算出最優(yōu)的Erbest。

圖4 BMC算法的軟件流程

（2）對(duì) C0的所有端口比較 Erbest，計(jì)算出 N個(gè)端口中最優(yōu)的 Ebest。

（3）對(duì) C0的每個(gè)端口，根據(jù) Erbest和 Ebest以及缺省數(shù)據(jù)集，通過(guò)狀態(tài)決策算法決策出端口應(yīng)該所處的狀態(tài)，并更新所有端口的數(shù)據(jù)集。

（4）把決策出的端口狀態(tài)反饋到PTP引擎狀態(tài)機(jī)，由狀態(tài)機(jī)控制和實(shí)現(xiàn)端口狀態(tài)的轉(zhuǎn)化[3]。

對(duì)于系統(tǒng)的每個(gè)時(shí)鐘，每個(gè)端口都運(yùn)行BMC算法，這個(gè)運(yùn)算是連續(xù)不斷的，因此能適應(yīng)時(shí)鐘和端口的變化。通過(guò)仿真測(cè)試，BMC算法能實(shí)現(xiàn)對(duì)主時(shí)鐘的最優(yōu)選擇。

2.2 硬件時(shí)間戳的實(shí)現(xiàn)

時(shí)間戳標(biāo)記精度直接影響IEEE 1588協(xié)議的時(shí)鐘同步精度，給報(bào)文加時(shí)間戳有以下兩種方法：（1）報(bào)文由軟件處理時(shí)出現(xiàn)軟件時(shí)間戳；（2）報(bào)文實(shí)際到達(dá)或離開(kāi)設(shè)備時(shí)出現(xiàn)硬件時(shí)間戳。以往使用軟件方式獲取的時(shí)間戳受操作系統(tǒng)和協(xié)議棧的延遲不確定性以及網(wǎng)絡(luò)傳輸延遲的不確定性的影響，導(dǎo)致時(shí)鐘同步精度較低。為了提高時(shí)間戳獲取精度，就必須盡量將時(shí)間戳標(biāo)記位置向網(wǎng)絡(luò)底層移。PTP協(xié)議將時(shí)間戳下移到介質(zhì)訪(fǎng)問(wèn)控制（MAC）層 和 網(wǎng) 絡(luò) 物 理 （PHY）層之間的MII層，有效地提高了精度，如圖5所示。

IEEE1588V2.0中時(shí)間戳的表示為：

圖5 硬件時(shí)間戳標(biāo)記位置示意圖

Seconds Field表示時(shí)間戳的整秒部分，nanoseconds Field表示納秒部分，納秒的表示范圍為0≤|nanoseconds Field|≤109，并且，加入了一個(gè)新的數(shù)據(jù)類(lèi)型——時(shí)間間隔數(shù)據(jù)類(lèi)型。

時(shí)間間隔是一個(gè)64位有符號(hào)整型數(shù)，可以使時(shí)間分辨率達(dá)到納秒的1/216，提高了同步精度[2]。目前，IEEE 1588硬件時(shí)間戳的實(shí)現(xiàn)方案主要有：（1）通過(guò)FPGA實(shí)現(xiàn)支持IEEE1588的MAC；（2）采用美國(guó)國(guó)家半導(dǎo)體公司推出的具有IEEE 1588硬件支持功能的高精度以太網(wǎng)收發(fā)器；（3）選用支持IEEE 1588硬件時(shí)間戳功能的微處理器[4-6]。

2.3 本地時(shí)鐘同步（LCS）算法

LCS（Local Clock Synchronization）算法主要完成從時(shí)鐘的校準(zhǔn)。LCS算法包括兩個(gè)方面：（1）從時(shí)鐘設(shè)備需要加上時(shí)間偏差以調(diào)整絕對(duì)時(shí)間，使從時(shí)鐘在此時(shí)刻與主時(shí)鐘的系統(tǒng)時(shí)間完全一致；（2）從時(shí)鐘設(shè)備調(diào)整自身的時(shí)鐘頻率。與主時(shí)鐘的時(shí)鐘頻率保持一致。不能單靠調(diào)整絕對(duì)時(shí)間，因?yàn)闀r(shí)間偏差只在一定時(shí)期內(nèi)應(yīng)用，主從時(shí)鐘頻率的不一致會(huì)使調(diào)整后的從時(shí)鐘的時(shí)間向前或向后跳躍。因此，時(shí)鐘同步過(guò)程分兩步執(zhí)行：①如果時(shí)鐘偏差過(guò)大則應(yīng)調(diào)整系統(tǒng)絕對(duì)時(shí)間；②如果時(shí)鐘偏差較小則相應(yīng)的調(diào)整從時(shí)鐘的時(shí)鐘頻率。在調(diào)整系統(tǒng)時(shí)鐘頻率的過(guò)程中系統(tǒng)會(huì)變成控制環(huán)路，IEEE 1588從時(shí)鐘同步模型如圖6所示。

圖6 IEEE 1588從時(shí)鐘調(diào)節(jié)模型

主時(shí)鐘時(shí)間是參考輸入，而從時(shí)鐘時(shí)間是跟蹤主時(shí)鐘時(shí)間的輸出，時(shí)鐘偏差驅(qū)動(dòng)從時(shí)鐘調(diào)節(jié)自身時(shí)鐘頻率。在控制策略上，選用改進(jìn)的PID控制器——變參數(shù)PID控制器，根據(jù)時(shí)鐘頻率調(diào)節(jié)次數(shù)的增加，通過(guò)非線(xiàn)性函數(shù)在線(xiàn)改變P、I、D控制參數(shù)的大小，以獲取滿(mǎn)意的控制性能。

3 影響同步性能的因素

（1）網(wǎng)絡(luò)時(shí)延的對(duì)稱(chēng)性。IEEE 1588的路徑時(shí)延測(cè)量假設(shè)通信路徑時(shí)延是對(duì)稱(chēng)的，可以通過(guò)增加網(wǎng)絡(luò)時(shí)延測(cè)量頻率，降低其影響。（2）時(shí)鐘的漂移和抖動(dòng)特性。主時(shí)鐘的任何時(shí)變行為都會(huì)擾動(dòng)該控制系統(tǒng)，導(dǎo)致穩(wěn)態(tài)和瞬態(tài)兩種誤差。因此，時(shí)鐘的漂移和抖動(dòng)越低，則同步精度越高。（3）控制法則。控制法則參數(shù)包括調(diào)節(jié)時(shí)間、超調(diào)量和穩(wěn)態(tài)誤差等，都將直接影響時(shí)鐘同步性能。（4）Sync報(bào)文的發(fā)送周期。發(fā)送周期越長(zhǎng)，下一個(gè)Sync所觀(guān)察到的時(shí)間誤差越大。一般發(fā)送周期選為2 s，可以選擇減小周期來(lái)提高精度。（5）時(shí)鐘分辨率。本地時(shí)鐘的分辨率由時(shí)鐘頻率決定，最小的時(shí)間增量為時(shí)鐘信號(hào)的一個(gè)周期。可以考慮選用支持高時(shí)鐘頻率的CPU作為IEEE 1588時(shí)鐘同步的硬件。

4 時(shí)鐘同步精度測(cè)試

通過(guò)觀(guān)測(cè)輸出時(shí)鐘來(lái)測(cè)量時(shí)鐘同步，設(shè)定主時(shí)鐘和從時(shí)鐘在同一個(gè)頻率點(diǎn)上產(chǎn)生時(shí)鐘輸出信號(hào)，并在示波器上比較這兩個(gè)時(shí)鐘信號(hào)[4]。IEEE 1588同步性能測(cè)試硬件平臺(tái)如圖7所示。

圖7 同步性能測(cè)試裝置

本設(shè)計(jì)主處理器采用TI推出的內(nèi)置MAC功能的TMS320DM642芯片，PHY芯片選用美國(guó)國(guó)家半導(dǎo)體推出的以太網(wǎng)收發(fā)芯片DP83640，DP83640芯片內(nèi)置高精度IEEE 1588同步時(shí)鐘，可以在最靠近網(wǎng)線(xiàn)的位置獲取時(shí)間標(biāo)記，通過(guò)硬件執(zhí)行時(shí)間標(biāo)記，本系統(tǒng)同步報(bào)文發(fā)送周期可以設(shè)定。測(cè)試結(jié)果表明，在同步報(bào)文發(fā)送周期為2 s時(shí)，主、從設(shè)備之間的時(shí)鐘同步精度在200 ns以?xún)?nèi)，而且縮小同步報(bào)文發(fā)送周期可以提高精度。系統(tǒng)達(dá)到了微妙級(jí)同步精度，可滿(mǎn)足智能變電站任何等級(jí)的時(shí)間精度要求，測(cè)試結(jié)果如表1所示。

IEEE 1588作為一種亞微秒級(jí)精度的分布式網(wǎng)絡(luò)時(shí)鐘同步方案，對(duì)智能變電站的建設(shè)具有重要意義。本文研究了IEEE 1588的原理及實(shí)現(xiàn)過(guò)程，對(duì)同步精度進(jìn)行了測(cè)量，實(shí)驗(yàn)結(jié)果表明，該方案可滿(mǎn)足IEC 61850所有等級(jí)的對(duì)時(shí)精度要求。下一步將討論在利用IEEE 1588對(duì)時(shí)系統(tǒng)時(shí)，過(guò)程層網(wǎng)絡(luò)的組網(wǎng)方案。

表1 測(cè)試結(jié)果

[1]樊陳,倪益民,沈健，等.IEEE 1588在基于IEC 61850-9-2標(biāo)準(zhǔn)的合并單元中的應(yīng)用 [J].電力系統(tǒng)自動(dòng)化，2011，35（6）：55-58.

[2] IEEE Std 1588-2008 Precision clock synchronization protocol for network measurement and control system[S].2008.

[3]楊佳順，李國(guó)華，錢(qián)幸存.精確時(shí)鐘協(xié)議的最優(yōu)主時(shí)鐘算法[J].計(jì)算機(jī)測(cè)量與控制，2011，19（9）：2269-2271.

[4]王康，胡永輝，馬紅皎.基于IEEE 1588的智能變電站同步技術(shù)[J].電力科學(xué)與技術(shù)學(xué)報(bào)，2011，26（3）：9-14.

[5]關(guān)世友，李智，胡聰.IEEE 1588協(xié)議硬件時(shí)間戳標(biāo)記電路設(shè)計(jì) [J].計(jì)算機(jī)測(cè)量與控制，2011，19 （10）：2532-2535.

[6]楊傳順，呂文發(fā)，袁健.以太網(wǎng)精確時(shí)鐘協(xié)議的研究與實(shí)現(xiàn)[J].計(jì)算機(jī)測(cè)量與控制，2011，19（12）：3047-3049.