多通道高精度頻率測試系統設計與實現

宋長權，孫 涌

（蘇州大學 計算機科學與技術學院，江蘇 蘇州 215006）

隨著計算機技術的快速發展，現代工業測試系統中頻率測試被更多地應用到計算機測試應用中，雖然現在頻率測試精度有了很大提高，但面對高、精、尖的控制系統尤其是具有特殊用途的傳感器中就更加需要準確、高效、科學地獲取并分析其頻率測試數據。在測試頻率的方法上，人們也越來越多地側重采用等精度測頻法進行頻率測試。

為了克服傳統頻率測量法不能滿足等精度要求的缺點，夏振華提出一種基于FPGA的高速等精度頻率測量系統的設計方案，該系統實現了1 Hz～20 MHz頻率范圍內的頻率測量，其測量誤差小于 2×10-6，并且在整個頻率范圍內測量精度一致，達到等精度測量要求[1]。席鵬、李軍等介紹了以CPLD為核心處理芯片的頻率測量系統，在CPLD中設計等精度測頻模塊，再由DSP進行數字濾波并將采集值送至雙口RAM以供上位機讀取。由于采用兩個同步測周期的計數器來設計數字頻率計，解決了傳統頻率計電路結構復雜、穩定性不能保證的缺點[2]。頻率測量一般是通過對被測信號和標準信號計數實現，因此量化誤差是引起測量誤差的主要原因。戴瑩春、嚴家明、劉詩斌等在比較分析周期測頻、直接測頻和等精度測頻的誤差后，給出了一種基于FPGA的等精度測頻的Verilog HDL實現。較之單片機實現，該方法具有抗干擾性強、工作穩定可靠等特點[3]。包明、趙明福、郭建華等采用FPGA為核心的芯片來實現頻率測量，不僅消除了直接測頻方法中對測量頻率需要采用分段測試的局限，而且提高了集成度、可靠性和測試速度[4]。

本文正是通過采用等精度測量方法結合FPGA技術和計算機技術實現了某型號傳感器頻率測試系統的多通道高精度測試，使得頻率信號在 5 kHz～500 kHz頻率范圍內測量分辨率達到1 Hz的高精度要求，且其相對誤差小于 2×10-7。

1 系統結構設計

頻率測試系統硬件主要由工業控制計算機、頻率測量數據采集卡、頻率測試軟件以及被測設備等組成，系統總原理框圖如圖1所示。

工業控制計算機機箱內部裝有頻率測量數據采集卡，可以實現掃頻信號的輸出和頻率信號的采集，其主要由FPGA、UART、D/A模塊、信號處理電路和信號調理電路構成。UART采用串行通信，實現計算機與FPGA之間控制信號和數據的傳輸。D/A模塊由FPGA控制輸出，采用12 bit高速并行D/A轉換器件。信號處理對輸入的頻率信號經過隔離保護、整形、限幅等處理。信號調理對D/A輸出的信號進行濾波處理。

圖1 系統組成原理

2 頻率測量數據采集卡設計

FPGA芯片是小批量系統提高系統集成度、可靠性的最佳選擇之一。本文采用等精度測頻法，頻率測量數據采集卡中FPGA部分基本設計原理方框圖如圖2所示。

圖2 基于FPGA的等精度測頻系統硬件原理方框圖

“頻率”就是周期性信號在單位時間（1 s）內變化的次數。等精度測頻是先給出一個預置閥門時間，實際閥門時間不固定，而是在被測信號上跳沿與預置閥門同步，它的閘門時間不是固定的值，而是被測信號周期的整數倍，即與被測信號同步，因此，排除了對被測信號計數所產生±1 Hz誤差，并且達到了在整個測試頻段的等精度測量。在測量過程中，有兩個計數器分別對標準信號和被測信號同時計數。測量頻率的相對誤差與被測信號頻率的大小無關，僅與閘門時間和標準信號頻率有關，即實現了整個測試頻段的等精度測量。閘門時間越長，標準頻率越高，測頻的相對誤差就越小。標準頻率可由穩定度好、精度高的高頻率晶體振蕩器產生，在保證測量精度不變的前提下，提高標準信號頻率，可使閘門時間縮短，即提高測試速度。

F/V還原電壓的計算公式如下：

V=F×K

其中V為所需還原的電壓參數，單位：V；F為測得的V/F信號頻率，單位：Hz。F的取值：

當頻率 F＞100 kHz時：F=+（F-100 kHz）；

當頻率 F＜100 kHz時：F=-（100 kHz-F）。

K為預設定（可修改）的參數，為電壓/頻率轉換系數，單位：V/Hz。

3 軟件實現結果驗證

測試系統軟件部分包括FPGA和計算機測試軟件兩部分，它可以實現傳感器頻率多通道自動測試。啟動傳感器頻率測試系統對5 kHz～500 kHz的的頻率信號進行頻率測量。

采用高精度信號源輸出不同頻率的正弦波信號，經過信號調理電路，整形得到的方波信號提供給FPGA進行計數測量，將測量結果與高精度信號源輸出的頻率相比較，計算其誤差，如表1所示。

表1 頻率輸入測試/驗證結果（單位：kHz）

傳感器頻率多通道自動測試軟件實現了5 kHz～500 kHz頻率范圍內的頻率測試，其輸出精度為±1 Hz、相對誤差小于2×10-7，結果驗證了數據完全滿足系統對頻率測試要求，測試數據安全可靠，系統運行穩定。滿足了頻率測量的高精度要求、有效地提高了頻率測試速度、實現了多通道頻率測量要求。

[1]夏振華.等精度頻率計的實現[J].電子設計工程，2010，18（6）：177-182.

[2]席鵬，李軍，于二軍.基于 DSP和 CPLD的高精度頻率測量系統設計[J].航空計算技術，2010，40（2）：114-116，3.

[3]戴瑩春，嚴家明，劉詩斌，等.基于 FPGA的等精度測頻模塊的研究與實現[J].彈箭與制導學報，2006，26（1）：623-625.

[4]包明，趙明福，郭建華.基于FPGA的高速精度頻率測量的研究[J].單片機與嵌入式系統應用，2003（2）：134-137.