DSP在魚雷捷聯慣導系統中的應用

陳瑜 李經

（海軍駐719所軍事代表室，武漢 430064）

0 引言

為了保證魚雷按戰術要求的軌跡準確運動，提高魚雷命中率，導航與控制系統是現代魚雷不可缺少的重要組成部分[1]。目前，魚雷上采用的導航系統主要是慣性導航系統。慣導是一種自主式的導航方法，它完全依靠魚雷自載設備自主的完成導航任務，其基本原理是以牛頓力學定律為基礎，基于對魚雷加速度的測量，將加速度進行一次積分得到魚雷的速度，再作一次積分得到魚雷相對于地球的位置（即緯度、經度和深度）。慣導平臺模擬一個選定的導航坐標系，若在平臺坐標系安裝三個加速度計，就可測得魚雷三個加速度的分量，再根據導航坐標系與地球坐標系的關系便可建立計算導航參數的方程。

1 魚雷捷聯慣性導航系統

從結構上來說可把慣導分成兩大類：一類是平臺式慣導；另一類是捷聯式慣導[2]。捷聯式慣導通過計算機實現的數字平臺來替代實體平臺，具有可靠性高、體積小、價格相對便宜的優點。其原理圖如下圖1所示：

圖1 捷聯慣導系統原理框圖

在捷聯慣性導航系統中，由于慣性儀表直接安裝在魚雷上，魚雷的動態環境，特別是它的角運動，將直接影響慣性儀表。因此，捷聯式系統的慣性儀表動態誤差要比平臺大得多，必須予以補償。捷聯慣性導航系統原理如圖2所示。

捷聯式慣性導航系統在開始導航之前，必須進行初始對準，也就是力圖在計算機中建立一個準確地描述雷體坐標系和當地地理坐標系之間的方向矩陣，常用的方法有自主式和受控式兩種。

圖2 捷聯慣性導航系統原理

對于自主式初始對準方法，首先進行粗對準，其特點是對準速度快，但對準精度較低；然后進行精對準，其特點是對準速度慢，但對準精度高。

在魚雷上，為了提高魚雷武器系統的反應時間，一般采用受控式初始對準方法，即將艦艇上的慣性導航信息通過傳遞對準的方法傳遞到魚雷，從而可以大大縮短魚雷上捷聯慣性導航系統的初始對準時間。從計算方面來看，捷聯慣性導航在計算上是很復雜的，需要相當的硬件支持得以實現，但是從其他方面來看，由于去掉了穩定平臺，使得捷聯慣性導航具有：結構簡單、可靠性高、容易制造、體積小、重量輕、成本低等特點[3,4]。所以，捷聯慣性導航利用數學上的技術來實現結構上的簡化，由此帶來了工程技術上的優越性，對于魚雷這種戰術制導武器，很適合于采用這種技術。

2 DSP技術介紹

可編程DSP芯片的開發利用完善的軟、硬件開發工具[5]對DSP程序及系統進行調試，使之能夠達到設計目標。TMS320系列DSP芯片的系統集成和調試工具主要有：C/匯編語言源碼調試器、初學者工具DSK（Designer Starter Kit）、軟件模擬器（Simulator）、評估模塊 EVM（Evaluation Module）、軟件開發系統 SWDS（Software Developing System）和仿真器 XDS（eXtended Developing System）等。

各主要的DSP生產商都為 DSP的開發調試提供了集成開發環境。為達到快速進行數字信號處理的目的，DSP芯片一般具有與普通CPU不同的特殊硬件結構：（1）哈佛結構：哈佛結構是并行體系結構，主要特點是將程序和數據存儲在不同的存儲空間中，即程序存儲器和數據存儲器是兩個相互獨立的存儲器，每個存儲器獨立編址，獨立訪問。與兩個存儲器相對應的是系統中設置了程序總線和數據總線兩條總線，從而使數據吞吐量提高了一倍。在哈佛結構中，程序和數據存儲器在兩個分開的空間中，取址與執行完全重疊運行；（2）流水線操作：與哈佛結構相關，DSP芯片廣泛采用流水線，以減少指令執行時間，增強了處理器的處理能力；（3）專用的硬件乘法器：乘法可以在一個指令周期內完成；（4）特殊的DSP指令：DSP芯片使用專門用于數字信號處理的特殊指令；（5）快速的指令周期：哈佛結構、流水線操作、專用的硬件乘法器、特殊的DSP指令，再加上集成電路的優化設計，可使DSP芯片實現很多實時計算的應用。

3 魚雷捷聯慣導系統的DSP設計

3.1 慣導系統電路設計

根據捷聯慣性導航理論，我們可以對魚雷的慣導系統電路進行設計，我們將整個慣導系統電路按功能分成三大模塊：計算機模塊、數據采集模塊、通訊與控制接口模塊。計算機模塊負責全系統所有的計算和控制工作；數據采集子模塊負責從慣性器件采集數據；通訊與控制接口模塊負責計算機模塊與系統外其他設備的通訊工作和對魚雷航行控制機構的控制工作。三大模塊之間通過總線進行互連，如圖3所示，其核心為計算機模塊。計算機模塊電路由狀態監控、系統恢復和計算機電路組成。

3.2 慣導系統計算模塊的電路設計

綜合捷聯慣性導航的特點和系統設計要求，我們可選用 TI公司的 TMS320C32PCMA50（簡稱C32）作處理器。C32是32位高性能浮點數字信號處理器（DSP），與一般的 DSP芯片相比，C32在如下方面進行了改進，一是允許數據存放在程序存儲器中，并被算術運算指令直接引用；增強了芯片的靈活性；二是指令存儲在高速緩存器Cache中，當執行此指令時，不需要再從存儲器中讀取指令，節約了一個指令周期的時間。C32的運算速度高達60MFLOPS（每秒百萬次浮點運算）、25MIPS（每秒百萬次指令）。不論從速度上還是精度上，C32都完全滿足系統的設計要求。

計算機模塊電路由狀態監控、系統恢復和計算機電路組成。本模塊電路示意圖見圖4。

圖3 捷聯慣性導航系統功能結構示意圖

圖4 模塊電路示意圖

根據慣性導航系統是歷史信息敏感型系統的特點，有必要對系統運行的一些重要信息進行保存，以便重啟后能迅速接替上以前的工作。為此，本系統采用了兩條措施：1、使用高速自動存儲對數據存儲器中的重要數據進行備份。2、使用具有備份電源的實時時鐘芯片記錄從上一次導航數據保存時刻到重啟后讀取導航歷史信息之間的時間長度。該實時時鐘芯片在主電源掉電后還能利用備份電源提供幾十秒的電能。系統恢復電路就由上述兩個芯片構成。

該模塊的核心電路——計算機電路，由C32 DSP、SRAM、FLASH ROM和CPLD組成。為提高性能，采用32位數據總線、24位地址總線。C32設置成微機工作模式，具有自主引導功能。系統程序固化在FLASH ROM中，SRAM作數據存儲器。CPLD作為C32和外圍芯片的接口[6]，實現了很多邏輯電路功能；外圍芯片與C32連接需要一個唯一的I/O地址，在CPLD中設計了I/O地址分配電路，為每個外圍芯片分配I/O地址；C32本身的外部中斷源只有四級（個），而系統中需要通過中斷來執行的程序又不止四個。通過采用中斷和查詢相結合的辦法解決了這個問題；同一級中斷中包括好幾個中斷源，在該級中斷響應時再對具體的中斷源進行查詢，以確定需要具體響應哪個中斷源。因此，在CPLD中設計了中斷分配電路。對于啟動和運行時間都很嚴格的中斷源，由各種頻率的時鐘信號對其進行觸發。所以CPLD中還設計了時鐘發頻電路，用系統精準時鐘分頻產生所需各種頻率的時鐘。

I/O地址分配電路、中斷分配電路和時鐘分頻電路這三個電路可用CPLD（復雜可編程器件）來實現。

3.3 慣導系統程序設計

導航、制導計算都屬于實時計算，要實現這一要求，軟件就必須結合硬件來進行設計，以充分發揮硬件的功能。我們可設計工作過程如下：

加電開機—FLASH中的程序調入內存—系統初始化、自檢—導航信息恢復—安裝中斷程序— 打開中斷—待機。

軟件部分包括：主程序、子程序和各中斷響應程序。主程序是系統程序的框架，重要初始化參數主要在主程序中定義，主程序通過調用子程序完成系統初始化、自檢、導航信息恢復、系統配置、中斷程序配置等功能。其中，系統自檢程序主要檢測CPU、SRAM、各接口芯片的工作是否正常。引導程序主要根據系統硬件中存儲的狀態信息確定導航計算的起點。主要狀態信息有：系統是加電開機還是死機后重起；上次保存數據與當前時間間隔等。根據系統硬件中保存的狀態信息和非易失存儲器中保存的導航信息，確定當前導航計算的基準點。其主程序流程圖見圖5。

圖5 系統主程序流程圖

5 結束語

捷聯慣性導航是一種很有應用價值的慣性制導方法。魚雷作為一種主動攻擊的水中武器，正朝著大航程、高命中率方向發展，這就要求魚雷在航行中得到精確的定位和控制。隨著計算機技術的發展迅速應用于各種戰術武器中，通過用DSP芯片對慣性器件的信息進行處理，用可編程器件進行邏輯電路的實現，簡化了電路，其位置參數運算不受魚雷加速度的影響，提高了系統的運算性能、可靠性和靈活性，滿足魚雷精確制導的需要。

[1] 任克明, 李萬君, 林賀新. 水中兵器與戰爭[M]. 北京: 國防工業出版社, 1999.

[2] 袁信, 鄭諤. 捷聯式慣性導航原理. 北京: 北京航空航天大學出版社, 1994.

[3] 周濤, 李勐, 光尾流自導魚雷探測信號仿真[J]. 艦船電子工程, 2009, 11, 172～175.

[4] 崔紹波, 賈躍, 趙學濤. 自導魚雷射擊禁區[J] 魚雷技術 , 2008, 16（1）.

[5] 張雄偉, 曹軼勇. DSP芯片的原理與開發應用（第二版）[M]. 北京: 電子工業出版社, 2002: 212—221.

[6] Daniel T. Maxwell. An Overview of the Joint Warface System （JWARS） [C]. Proceedings of the 2001 Winter Simulation Conference, 2001, 12.