一種基于長碼擴(kuò)頻技術(shù)的無人機(jī)遙控鏈路實(shí)現(xiàn)



摘 要：為了滿足無人機(jī)遙控鏈路遠(yuǎn)距離、高動態(tài)、強(qiáng)抗干擾能力的軍事通信需求，設(shè)計了基于長碼直接序列擴(kuò)頻技術(shù)的FPGA實(shí)現(xiàn)方案。該方案采用了一種基于FFT算法的快速偽碼捕獲方法，將傳統(tǒng)的偽碼相位與多普勒頻移二維搜索過程簡化為兩者同時捕獲的一維搜索過程。經(jīng)過硬件實(shí)現(xiàn)與測試，該方案可有效減少硬件資源消耗，同時縮短捕獲時間。

關(guān)鍵詞：無人機(jī)遙控鏈路； 直接序列擴(kuò)頻； 長碼捕獲； FPGA

0 引 言

近年來，無人機(jī)在軍事和民用領(lǐng)域得到了非常廣泛的應(yīng)用。無人機(jī)遙控鏈路是整個無人機(jī)系統(tǒng)的神經(jīng)中樞，可靠性方面要求嚴(yán)格[1]。無人機(jī)飛行時復(fù)雜多變的環(huán)境，特別是遠(yuǎn)距離巡航時，其低仰角帶來的嚴(yán)重多徑衰落與高速移動產(chǎn)生的多普勒效應(yīng)嚴(yán)重影響其遙控鏈路的可靠性，為了提高其抗干擾能力，保證可靠性，通常采用直接序列擴(kuò)頻技術(shù)，并且要求較長的偽碼長度[23]。該技術(shù)的收發(fā)兩端要求用完全相同的偽隨機(jī)碼進(jìn)行擴(kuò)頻和解擴(kuò)，因此接收機(jī)本地參考偽碼序列與接收序列之間的精確同步是對接收信號實(shí)現(xiàn)解擴(kuò)的關(guān)鍵，而偽碼同步的關(guān)鍵是偽碼捕獲[45]。

對于1 024位以上的長碼擴(kuò)頻系統(tǒng)，傳統(tǒng)的偽碼捕獲方法[6]，捕獲時間長，硬件資源消耗大，且動態(tài)性能低，不適應(yīng)于無人機(jī)遙控鏈路。本文采用一種基于FFT算法的快速偽碼捕獲方法，設(shè)計了基于長碼直接序列擴(kuò)頻技術(shù)的無人機(jī)遙控鏈路FPGA實(shí)現(xiàn)方案，經(jīng)過硬件實(shí)現(xiàn)與測試，減少硬件資源消耗的同時縮短捕獲時間。

1 遙控鏈路實(shí)現(xiàn)方案

該無人機(jī)遙控鏈路總體技術(shù)要求包括：信息速率為14.4 Kb/s；處理增益30 dB；擴(kuò)頻位數(shù)1 024位；碼片速率22.5 Mb/s；糾錯編碼采用RS編碼；多普勒頻移不大于±20 kHz；同步時間小于10 ms；調(diào)制方式為QPSK。

總體硬件實(shí)現(xiàn)方案如圖1所示。采用收發(fā)一體的數(shù)字基帶處理結(jié)構(gòu)，收發(fā)通道在單片F(xiàn)PGA內(nèi)完成。FPGA選用Altera公司的EP3C120F484，主要的功能都在片內(nèi)完成，正交下變頻解調(diào)器選用AD8348，它將中頻140 MHz信號正交下變頻到基帶，形成I/Q兩路正交信號，由ADC（AD9216）完成基帶信號的模數(shù)轉(zhuǎn)換，將形成的數(shù)字信號傳輸給FPGA。Si4133產(chǎn)生中頻本振，其工作頻率為280 MHz，參考本振為10 MHz。主機(jī)接口芯片選用MAX3485，RS 422接口芯片，把解調(diào)后的信息傳輸給主機(jī)。其工作時鐘頻率為波特率的16倍。

1.1 發(fā)射通道實(shí)現(xiàn)方案

發(fā)射通道實(shí)現(xiàn)方案如圖2所示。遙控指令數(shù)據(jù)經(jīng)過RS編碼，插入幀同步頭，幀同步頭采用13位巴克碼，然后進(jìn)行差分編碼器，以消除相位模糊問題。隨后，對產(chǎn)生的碼元序列進(jìn)行基帶擴(kuò)頻，擴(kuò)頻碼采用讀PN碼存儲ROM方式產(chǎn)生。FPGA片內(nèi)集成一個可調(diào)NCO，可對擴(kuò)頻后基帶數(shù)據(jù)進(jìn)行I，Q兩路的平衡QPSK調(diào)制。調(diào)制器輸出通過D/A變換送往射頻單元。

1.2 接收通道實(shí)現(xiàn)方案

接收通道實(shí)現(xiàn)方案如圖3所示，對經(jīng)A/D變換后的I，Q兩路數(shù)字信號進(jìn)行解擴(kuò)解調(diào)。解擴(kuò)采用頻域數(shù)字相關(guān)接收，接收端通過載波同步、PN碼同步、幀同步和位同步，嚴(yán)格保證信息正確解擴(kuò)解調(diào)，完成整個擴(kuò)頻通信系統(tǒng)的信息傳輸。接收通道的關(guān)鍵技術(shù)是長偽碼的快速捕獲。

2 長偽碼快速捕獲方法

傳統(tǒng)的匹配濾波器是在整個碼相位和頻率域上進(jìn)行二維搜索[78]，致使需要檢測的不確定空間和捕獲時間成倍增加。把時域的循環(huán)卷積轉(zhuǎn)化到頻域，利用快速傅里葉變換來計算，將會大幅度縮小運(yùn)算量，但將時域、頻域二維串行掃描變成并行掃描的方法雖減少了捕獲時間，但是以提高硬件的復(fù)雜度為代價。

為了處理捕獲時間和實(shí)現(xiàn)復(fù)雜度之間的矛盾，本文采用了一種結(jié)合頻率捕獲和偽碼捕獲相結(jié)合的基于FFT算法快速捕獲方法[910]。基于FFT的捕獲方法在搜索偽碼相位的同時，得到載波頻率偏移值，將原來的偽碼相位、載波頻偏的二維搜索過程變成只搜索偽碼相位的一維搜索過程，大大減少了高動態(tài)環(huán)境中偽碼的搜索時間。該方法的FPGA實(shí)現(xiàn)方案如圖4所示。

FFT的并行捕獲搜索過程如下：首先經(jīng)過正交解調(diào)，本地載波NCO對準(zhǔn)初始頻率估計值，將中頻信號解調(diào)為基帶信息，使產(chǎn)生的信號對準(zhǔn)一個頻率點(diǎn)搜索，啟動FFT捕獲環(huán)路，做1024點(diǎn)FFT變換，將變換結(jié)果和存在ROM內(nèi)的本地偽碼的FFT共軛相乘，再做IFFT，通過比較所有的相關(guān)峰值，找出其最大值，若最大值大于設(shè)定的檢測門限，則表明信號捕獲，給出信號所在位置的碼相位和載頻，進(jìn)入信號跟蹤階段。如果最大值小于門限，則表明信號未捕獲，通過控制邏輯改變載頻頻差，重復(fù)上述過程。采用該方法要注意如下幾點(diǎn)：

（1） 偽碼并行搜索的過程是對時域和頻域同時進(jìn)行搜索，載頻頻差搜索步進(jìn)單元的選取很重要。步進(jìn)單元選的較小，對弱信號的捕獲性能較好，但會增加捕獲時間；步進(jìn)單元選的過大，會使相關(guān)峰值降低，特別對于低信噪比的信號，不易捕獲到，所以載頻頻差搜索步進(jìn)單元的選取需要折衷考慮。

（2） 在FFT頻域并行捕獲的同時，可完成對信號載頻的提取，因而它可以取代載波頻率捕獲電路。

（3） 在采用FFT頻域并行捕獲法時，考慮到FPGA的特點(diǎn)，本地偽碼FFT值預(yù)先存儲于FPGA內(nèi)的存儲單元中，這樣做的優(yōu)點(diǎn)在于，省去了一個FFT模塊，從而節(jié)省了整個系統(tǒng)資源，提高了系統(tǒng)捕獲時間。

（4） 掃頻控制模塊受延時鎖相控制，在捕獲載頻頻差搜索和偽碼捕獲后，在延時鎖相環(huán)路中將對捕獲的偽碼進(jìn)行驗(yàn)證，以防止誤捕獲。

3 實(shí)現(xiàn)與測試結(jié)果

FPGA的編程實(shí)現(xiàn)采用QuartusⅡ9.0集成軟件，調(diào)試和仿真工具采用該軟件自帶的在線邏輯分析儀（SignalTap Ⅱ Logic Analyzer），可提供適時、高速的指定信號波形。

3.1 偽碼捕獲與同步解調(diào)

偽碼捕獲和同步解調(diào)過程的SignalTap Ⅱ測試結(jié)果如圖5所示，實(shí)驗(yàn)條件為兩塊實(shí)驗(yàn)板之間通過屏蔽線將中頻發(fā)射和接收端直連，無噪聲干擾。

圖5（a）為偽碼捕獲完成，延遲鎖定環(huán)路還未開始調(diào)整偽碼時，信號squrtout、imagout波形在相關(guān)輸出時刻輸出了超過門限的相關(guān)峰值，PNSet信號表明本地產(chǎn)生偽碼和輸入信號偽碼相位相差3 551個偽碼時鐘，本地輸出的同步偽碼序列syPN與輸入信號的偽碼序列simrealdata的相位相差在一個chip相位內(nèi)，完成了偽碼捕獲。

圖5（b）中mI、mQ為兩路解調(diào)輸出，syb_clk為同步碼元時鐘，LRX4，LTX3分別為發(fā)射和接收的信息碼元，ph為本地NCO的同步跟蹤相位，PNSet為本地偽碼與發(fā)射信號偽碼相位差。由圖中可以看出mI，mQ已實(shí)現(xiàn)同步的解擴(kuò)解調(diào)。ph為一個鋸齒波，其斜率是載波的跟蹤頻偏，它始終跟蹤接收信號和本地載波頻率的相位偏差，保證本地載波頻率和接收信號載波頻率及相位保持一致。

3.2 低信噪比條件性能分析

圖6為系統(tǒng)高低信噪比條件對比下的SignalTap Ⅱ仿真圖，實(shí)驗(yàn)條件為兩塊實(shí)驗(yàn)板之間通過屏蔽線將射頻發(fā)射和射頻接收端連接，射頻發(fā)射端功率為0 dBm。其中圖6（a）信號無衰減，圖6（b）加110 dB衰減器。

由圖6可以看出，在信號衰減110 dB后，接收到的中頻信號ADC_P2B由于信噪比很小（0 dB以下），無法看出發(fā)送信號波形，在濾波器輸出端F_firoutI信號被噪聲淹沒。然而，在該擴(kuò)頻系統(tǒng)中，采用1023擴(kuò)頻碼，系統(tǒng)理論增益為30 dB，使得信號能正常捕獲、跟蹤、解調(diào)。當(dāng)然，噪聲對系統(tǒng)依然存在很大影響，從圖6（b）可以看出，由于噪聲影響，載波跟蹤環(huán)輸出的ph信號在鋸齒波的基礎(chǔ)上，存在不規(guī)則抖動，由于系統(tǒng)選取了適合的環(huán)路增益，使得這種抖動在系統(tǒng)可接收范圍內(nèi)，從而保證了系統(tǒng)正常工作。

4 結(jié) 語

本文設(shè)計了基于長碼直接序列擴(kuò)頻技術(shù)的FPGA實(shí)現(xiàn)方案，重點(diǎn)闡述了長偽碼快速捕獲方法的實(shí)現(xiàn)，該方法將傳統(tǒng)的偽碼相位與多普勒頻移二維搜索過程簡化為兩者同時捕獲的一維搜索過程。經(jīng)過硬件實(shí)現(xiàn)與測試，系統(tǒng)達(dá)到了設(shè)計要求，已應(yīng)用于某型無人機(jī)，使用效果良好。

參 考 文 獻(xiàn)

[1]吳潛.無人機(jī)測控系統(tǒng)的現(xiàn)狀與發(fā)展趨勢[J].電訊技術(shù)，2009（9）：9094.

[2]白洋，梁俊，張強(qiáng)，等.基于二維擴(kuò)頻技術(shù)的無人機(jī)控制鏈路抗衰落技術(shù)研究[J].空間電子技術(shù)，2010（1）：4245.

[3]鄭金秀.無人機(jī)測控信道衰落特性及其抑制方式[J].電訊技術(shù)，2011（3）：5658.

[4]王鵬宇，柳震，張野.直接擴(kuò)頻通信同步系統(tǒng)的FPGA設(shè)計與實(shí)現(xiàn)[J].山西電子技術(shù)，2011（6）：5354.