高階級聯多位Σ—Δ調制器Simulink仿真設計

摘要：為了在低過采樣率下實現大帶寬、高精度的Σ—Δ調制器，文中采用了級聯2—1—1結構，前兩級用一位量化器，在最后一級采用4位量化器。討論了調制器中時鐘抖動、熱噪聲、運放有限直流增益等非理想因素對調制器性能的影響。重點考慮最后一級反饋回路中多位DAC失配引起的非線性，并采用DWA算法對其進行線性化。在Simulink環境下對調制器做行為級仿真，包括理想與非理想模型。在16倍過采樣率、35.2MHz采樣頻率下，可以達到90dB的信噪比。

關鍵詞：Σ—Δ調制器；級聯；非理想因素；DWA算法；Simulink

中圖分類號：TN710—34文獻標識碼：A文章編號：1004—373X（2012）18—0142—04

模/數轉換器廣泛應用于各種信號處理技術中。通信是其發展的主要推動力，在通信領域，隨著有線和無線通信的不斷發展，對ADC的精度和速度要求越來越高[1]。例如：在ADSL應用中，ADC需要12～14位的精度，信號帶寬為1.1MHz。如果采用傳統的NyquistADC，則對電路的元器件的匹配精度提出了很高的要求，很難達到系統對精度的要求。Σ—ΔADC是由過采樣和噪聲整形兩項技術來實現高分辨率，對模擬電路的規模、匹配性和線性度要求都大為降低。本文將設計帶寬1.1MHz的高速高精度Σ—Δ調制器，信噪比達到90dB以上，主要用Simulink對其進行系統模擬。

1結構選擇