芻議混沌偽隨機序列均勻化普適算法的FPGA實現方案

摘要：由上位機軟件、二級制序列緩存器、UART控制器、單元和雙精度尾數序列緩存轉換器等構成，基于混沌偽隨機序列均勻化普適算法基礎上的FPGA方案得以實現。通過對該方案的測試和對結果的統計分析，得到的偽隨機序列的均勻性非常好，使得隨機性得到較大的改善。

關鍵詞：FPGA；混沌偽隨機序列；均勻化普適算法；統計測試

中圖分類號：TN918.2 文獻標識碼：A 文章編號：1674-7712 （2012） 18-0024-02

PRNG即高質量偽隨機序列發生器，在作為一種隨機數源的混沌系統時可以對PRNG進行構造，但是在加密時，出現參數空間過小及其它一些新的問題。在現有理論基礎上，大多數的混沌系統對于PRNG構造時的均勻性分布還存在不足，這就使得混沌系統在電子信息技術領域內的應用受到了限制。因此，本文提出一種普適算法，對均勻化普適算大進行分析與研究。

一、原理

二、系統結構研究

本文研究的重點也就是對下位機的原理進行討論。

（一）下位機結構

如圖3所示為下位機整體框架圖，主要由四個單元構成，包含二進制尾數緩存器、雙精度尾數序列緩存器、異步收發控制器、均勻化算法實現單元，其中核心單元為均勻化算法單元，該算法的速度直接和計算結果的均勻性有一定連續，所以是研究的關鍵。

（二）各單元的設計

（2）二進制尾數緩存器。UART所接收到的串行數據可以通過該設備獲取，獲取后分配到均勻化算法單元，然后計算出初始值，在datardy信號上升的時候，就會觸發均勻化算法單元，對其進行計算。

（3）均勻化普適算法單元。該系統中，最關鍵的部分就是均勻化普適算法單元，該單元的主要功能是對ini-over信號上升進行監測，然后對初始值輸出端口的值進行讀取，讓讀取的值進行均勻化的轉換，采用兩個進程同時對其進行運算，該方法雖然在設計上占用了較大的資源，但是其運算速度得到大幅度的提高。Count信號在算法單元中的作用是延時，系統時鐘提供時鐘信號，通過功能仿真，時鐘上升沿之后，就可以完成運算。這個時候，將data-rdy設置為1，并通知尾數序列緩存器運算單元，完成這些步驟之后，運算也就可以完成。

三、結束語

本文主要提出了在串口通信基礎上的均勻化算法的FPGA實現的方案，通過實踐驗證，將該方案應用于混沌系統之中，可以有效的改善偽隨機序列的諸多均勻性質，例如局部均勻性、游程分布等，這就為制作混沌加密芯片提供了一種性能優良的技術。

參考文獻：

[1]盛利元，肖燕予，盛拮.將混沌序列變換成均勻偽隨機序列的普適算法[J].物理學報，2008，7.

[2]周悅，朱燦焰，汪一鳴.Logistic數字混沌序列性能分析[J].現代電子技術，2006，9.

[3]馮偉.基于FPGA的超混沌PN序列產生與性能分析[J].杭州電子科技大學學報，2011，1.

[4]張占鋒，盛利元，劉長水.混沌偽隨機序列均勻化普適算法的FPGA實現[J].計算機測量與控制，2009，12.

[5]陳桂宏，楊斌，佟向坤.混沌序列變換成均勻偽隨機序列的普適算法的FPGA實現[J].科技廣場，2011，5.