基于二叉樹的CVSL電路優化方法

摘 要：CVSL電路不同于互補CMOS邏輯那樣具有固定的構成規則，對于復雜邏輯，若不對電路進行優化，則電路速度、版圖面積、功耗等性能指標均會受到影響。因此用一種方法有規律的來完成CVSL電路結構的設計顯得十分重要， 傳統的卡諾圖化簡法步驟過多，結構不夠直觀，針對這一缺陷，提出了用二叉樹代替傳統的卡諾圖法的設計思路，從而使CVSL電路結構得到優化。分析結果表明，二叉樹優化法較卡諾圖法可使電路獲得了更加高效的設計結果。

關鍵詞：電路結構優化； 二叉樹優化法； CVSL電路； 互補CMOS邏輯

中圖分類號：TN49234 文獻標識碼：A 文章編號：1004373X（2012）22017403

0 引 言

CVSL電路適合于整個系統或模塊的高速設計中。在單端式邏輯（Single ended logic）和差動式邏輯間需要提供互補信號的反相器＼[1＼]。對于復雜邏輯，由于兩個NMOS Tree有共同項，電路可進一步化簡，減少MOS管數量。傳統的方法是用卡諾圖法，但卡諾圖并不能顯示出電路的連接關系，若改用二叉樹算法，則可以很明了的反映出電路的連接關系。

1 CVSL電路的特點

互補靜態CMOS特點電路的特點是P管陣列的邏輯結構正好是N管陣列的對偶，若一陣列是串聯，則另一陣列必定是并聯。NMOS陣列是原量控制，PMOS陣列是非量控制， 因而，N型陣列和P型陣列可以接同一個輸入信號＼[2＼]。電路中PMOS管的數目與NMOS管的數目相同。如果輸入變量共有k個，則總共需要2k個晶體管，形成一種全互補電路。但管子數量多，版圖可能比較復雜。只有設計得當， 版圖才會有規則。

雖然CMOS電路有許多優點，但一般認為其與偽NMOS相比有兩大缺點：

（1） CMOS電路的速度比偽NMOS低。任何一級CMOS倒相器至少有兩只管子，一只P管和一只N管，它們的柵極是連接在一起的，輸入電容加倍，前級的充放電就比較慢。

（2） CMOS電路所需的器件數多。一個邏輯電路需要設計兩套邏輯函數，分別傳送原函數和其補函數。因而，CMOS電路的 邏輯冗余度較高。不僅浪費硅片面積，而且增加互聯任務，使性能降低＼[3＼]。偽NMOS電路只采用一個P管作為上拉負載，以代替全互補標準CMOS電路中的P陣列邏輯。但增加了靜態功耗，提高了輸出低電平，降低了噪聲容限。為克服功耗提出電路的改進方案即CVSL電路＼[4＼]，如圖1所示。

由于電路同時接收差動式的輸入（Differential Input）且提供差動式的輸出（Differential Outputs），所以又稱為DCVSL（Differential Cascade Voltage Switch Logic）電路。并且原量反量同時輸出。雖然比CMOS所用MOS管數量多，但提供互補輸出且由于電子遷移率高于空穴，相同面積下速度比CMOS高（是一種高速設計）。由于存在正反饋，完全消除了PseudoNMOS中的靜態電流，使輸出達到rail to rail（低功耗高噪聲容限），進一步提高了翻轉速度。

圖1 CVSL電路該電路適合于整個系統或模塊都用DCVSL的設計，在單端式邏輯（Single ended Logic）和差動式邏輯間需要提供互補信號的反相器。對于復雜邏輯，由于兩個NMOS Tree有共同項，所以電路可進一步化簡，減少了MOS管數量。

2 用二叉樹優化CVSL電路

任何一個邏輯表達式F可表示為一些簡單函數的和，也即它的展開對應著一個遞歸的二叉樹，以一位二進制全加器為例，其和S的真值表和邏輯表達式如下所表1所示。

本位和S=A′B′C1+A′BC1\"+AB′C1′+ABC1，構造其所對應的二叉樹如圖2所示。

實際上，二叉樹中的一些節點是重復的，在該圖2中，最后一層的0和1節點它們可以合并，對二叉樹有縮減規則，其一是當兩個節點傳輸到下一個節點的傳輸路徑完全相同時，兩個節點可以縮減為一個；當一個節點的所有傳輸路徑都歸結到同一個下一級節點時，這個節點可以省略。如圖3所示。

圖3 CVSL電路二叉樹化簡規則合并0項和1項，通過縮減規則最終可得一位二進制全加器的二叉樹如圖4所示。將所有節點轉化為NMOS的連接點，將路徑有相應的NMOS管來代替，即可得到最終的CVSL電路，如圖5所示，這樣用二叉樹轉化為MOS電路的過程就完成了。

3 結 語

本文對比了CMOS電路與CVSL電路的特點，針對CVSL電路速度快功耗低的優點，在高速電路和VLSI設計中通常采用該電路，但由于CVSL電路共享的NMOS管較多，為提高利于率，對比互補的特點，提出了優化電路的二叉樹算法。它比傳統的真值表優化法，其直觀性更強，很好地解決了CVSL電路的設計問題。

參 考 文 獻

［1］ 朱正涌，張海洋，朱元紅.半導體集成電路＼[M＼].2版.北京：清華大學出版社，2009.

［2］ RABAEY J M， CHANDRKASAN A.數字集成電路設計透視＼[M＼].2版.北京：清華大學出版社，2004.

［3］ 康松默，王志功.CMOS數字集成電路：分析與設計＼[M＼].3版.北京：電子工業出版社，2009.

［4］ ＼[美＼]威斯特，＼[美＼]哈里斯.CMOS超大規模集成電路設計＼[M＼].汪東，譯.3版.北京：中國電力出版社，2006.

［5］ 沈理.VLSI芯片的可測性、可調試性、可制造性和可維護性設計＼[J＼].計算機工程與科學，2003（1）：9297.

［6］ WU Kang， BRADLEY R M. Theory of electromigration failure in polycrystalline metal films ＼[J＼]. Phys. Rev. B.50， 1994（17）： 1246812488.

［7］ PIERCE D G. Electromigration： a review ＼[J＼]. Microelectron Rellab.，1997，37（7）：10531072.

［8］ GUTTMANN R J， CHAN K， GRAVES R J. Interconnect technology and design implications for future ASIC and systemonachip （SOC）implementations＼[C＼]//Proceedings of 1999 IEEE/SEMI Advanced Semicoeluctos Manugactuging Confesence and Workshop. ＼[S.l.＼]： IEEE， 1999： 164167.

［9］ LIU Ruichen， PAI C S， MARTINEZ E. Interconnect technology trend for microelectronics ＼[J＼]. SolidState Electronics， 1999，43（6）： 10031009.

［10］ 宋登元，宗曉萍，孫榮霞.集成電路銅互連線及相關問題的研究＼[J＼].半導體技術，2001（2）：2932.

［11］ 陸盤鋒，魏少軍.SoC設計方法學和可測性設計研究進展＼[J＼].微電子學，2004（3）：235240.

［12］ 宋奇偉，張正平.一種新型高速CMOS全差分運算放大器設計＼[J＼].現代電子技術，2012，35（4）：166168.

［13］ 解鴻國.一種低壓高頻CMOS電流乘法器的設計＼[J＼].現代電子技術，2012，35（2）：165167.

［14］ 江耀曦，邵建龍，楊曉明，等.CMOS電路I_（DDQ）測試電路設計＼[J＼].現代電子技術，2011，34（16）：131132.

作者簡介： 殷萬君 男，甘肅張掖人，碩士研究生。研究方向為大規模集成電路設計與分析。

白天蕊 女，實驗室主任，副教授，碩士生導師。研究方向為大規模集成電路設計。