基于Virtex—5 FPGA的AOPS節點實驗平臺研究

摘 要：介紹了一種高數據服務質量，低丟包率的異步光包交換（AOPS）系統，重點分析了其光緩存部分的工作原理及數據流特性。基于該系統的結構，使用賽靈思（Xilinx）公司 的Virtex5現場可編程邏輯陣列（FPGA）設計了AOPS實驗平臺，并對實驗平臺的可靠性和連通性進行了驗證。

關鍵詞：異步光包交換； 光緩存； 賽靈思； 現場可編程邏輯陣列

中圖分類號：TN91134 文獻標識碼：A 文章編號：1004373X（2012）22013204

目前，電信網絡正在涌入大量的語音和視頻業務，傳統以銅線為基礎的數據鏈路的帶寬及其所能承受的信號處理比特率已漸漸不能滿足目前高速、大容量數據交互的要求。異步光包交換技術具有交換靈活、容量大、速率和格式透明、可配置等特點，因而能夠支持未來不同類型的數據業務。

異步光包交換技術已成為當今全世界技術研究熱點，設計可靠的光緩存結構和建立實用的異步光包交換系統是很有必要的。本文介紹了一種具有高服務質量低丟包率的多級光緩存的異步光包交換節點結構。并基于此結構建立了異步光包交換示范實驗系統。

1 系統方案與分析

圖1為異步光包交換系統的結構。光包首先從輸入端口進入分組頭提取單元，分組頭中的地址、優先級、光包長度等信息被控制單元獲取，有效載荷則進入光緩存。控制單元根據信息綜合判定，向光緩存和光包交換單元發送控制命令，實現光包的正確交換及分組頭的重新寫入，然后光包被送往輸出端口。

本文對異步光包交換系統中的光緩存部分做了重點研究，分析了循環延遲光纖緩存與分路被分光纖緩存的結構及功能特點，結合二者優勢，提出循環備份光纖緩存結構，并定性分析了其服務質量與丟包率特性。

圖1 異步光包交換系統結構圖圖2為所定義的異步光包格式，光包頭在右，光尾部在左，所包含的數據信息有：光包地址，包長，優先級，分組頭校驗，載荷。各部分功能依次為：判定目的地址，判定光包長度，判定光包優先級，分組頭信息校驗，有效光包數據。

1.1 循環延遲光纖緩存

圖3為循環延遲光纖緩存結構，其中SP為光分路器。其中1×2為1×2光選路器，1×（N+1）為1×（N+1）光選路器，N代表光纖延遲線數目，TB為通阻器，用于擦出緩存中的數據。其基本工作原理為，光包從1×（N+1）光選路器輸入端進入，若光包與其他鏈路上光包不沖突，則光包被送往光選路器的輸出端口N+1。若光包有沖突，則系統控制單元對沖突光包優先級進行判定，高優先級的光包被送往輸出端口N+1，低優先級的光包通過光選路器的端口（1到N）被送入空閑光纖延遲線。從而存儲光包。此時1×2光選路器與光纖延遲線構成閉合的循環線。

圖3 循環延遲光纖緩存當光緩存的輸入端口沒有光包，或者光纖延遲線存在比輸入光包優先級更高的光包時，光緩存從光纖延遲線中選取優先級最高的光包，將其釋放，1×2光選路器切換狀態，存儲的光包被送至輸出端口。

系統中相關變量：Lmax，Tgap，Tresponse，Tdelay，Tredo，Tbuf，代表的意義分別為：最大包長，最小包間隔，系統響應時間，分組頭預處理延遲時間，系統應急響應時間，光包延遲時間。其中，TresponseTresponse，圖1中，預處理單元與光緩存之間存在光纖延遲線提供的延遲時間即為Tdelay，要求此時間大于系統響應時間，使得系統來得及處理新到達的光包。Tredo表示當系統正處于狀態轉換中時，突然須改變至另一狀態的有效應急響應時間，為應對突發流量所需變量。Tbuf為光緩存延遲單位時間，要求Tbuf>Lmax/V+Tgap，即光緩存能夠容納最大光包。

圖4為系統雙鏈路工作示意圖，其中有兩條時間基準線，紅色代表時間判定線，藍色表示數據流時間線，兩條時間基準線之間的間隔為Tdelay。圖中紅色和藍色代表兩種地址不同的光包，綠色代表交換成功光包，黃色代表丟棄光包，光包編號XMN代表意義為：光包X，優先級為M，N代表延遲周數。

首先，光包A2到達，系統準備交換A2至輸出端口，一段時間后，另一路光包B1到達，B1優先級比A2高，且A2離數據流時間線的時間Tredo大于Tresponse，來得及將A2寫入延遲線。C3到達時，B1交換完畢，A2正在寫入延遲線，且A21將與C3沖突，則C3也寫入延遲線。D1到達時，A21正在從延遲線釋放，C3正在寫入延遲線，此時D1與A21沖突，如果優先考慮服務質量，則由于D1優先級高于A21，則阻斷A21釋放過程，允許D1交換，A21成為光碎片，產生丟包；如果優先考慮低丟包率，則將D1寫入光纖延遲線，A21繼續交換至輸出端口。

1.2 分路備份光纖緩存

圖5為分路備份光纖緩存結構，器件含義與1.1節中系統一致。其工作原理為：輸入光包被分為N份，并經過不同的延遲，TB對N份光包進行選擇輸出。光纖延遲線的遞增時間量為Tbuf，TB響應時間為Tresponse，SP為1×N光分路器，N代表光纖延遲線數目。

圖5 分路備份光纖緩存圖6為系統雙線工作示意圖，時間基準與光包編號含義與第1.1節中系統一致。此系統工作流程與第1.1節中系統類似，區別在于，光包到達時，即產生N份備份，當光包沖突時，高優先級光包正常交換，低優先級光包丟棄，啟用備份光包。圖6中，當A21與D1沖突時，立即阻斷丟棄A21，并啟用A22，D1正常交換。

圖6 分路備份光纖緩存工作示意圖1.3 循環備份光纖緩存

循環延遲光纖緩存具有緩存容量易擴展的優點，且光包在循環延遲線中緩存時間無限，缺點為延遲線中的光包一旦在釋放過程中遇到沖突，則無法恢復，產生丟包。分路備份光纖緩存將光包備份N份，光包交換過程中，光纖延遲線中的光包由于沖突需要丟棄時，可使用下一級光纖延遲線中的光包，若沖突光包已經在最大時間延遲線中，則此光包未能成功交換，產生丟包。此結構以較多的器件數量和較大的成本保證高服務質量。

基于以上兩類光纖緩存的特點，提出一種新型的兼顧二者優勢的光緩存技術：循環備份光纖緩存。這種光緩存既具有良好的可擴展性與無限延遲特性，又能夠兼顧服務質量與低丟包率的要求

循環備份光纖緩存的基本結構如圖7所示。其工作原理為：當光包沖突時，低優先級的光包被寫入循環延遲線，這與循環延遲光纖緩存原理一致，此時1×2光選路器數據發往TB通路。當緩存中的光包需要釋放時，為了防止光包在釋放過程中沖突丟失，釋放光包前，將1×2光選路器向SP通路切換，光包被分為兩份，一份送往輸出端口，另一份繼續在光纖延遲線中循環。若此光包從輸出端口成功輸出，則利用TB將延遲線中的光包擦除；若光包輸出過程中沖突，則丟棄，備份光包可在下一次循環中繼續使用。

圖7 循環備份光纖緩存圖8為循環備份光纖緩存工作示意圖，其基本流程與循環延遲光纖緩存類似，不同之處為，當A21與C3沖突時，由于A21優先級較高，光緩存備份A22并將A21輸出至輸出端，而C3則被寫入光纖延遲線，形成C31。A21從光纖延遲線釋放的過程中，D1光包到達，D1優先級較高，則D1交換至輸出端，A21被阻斷，形成光包碎片。而A2光包已備份A22，可參與后續交換。

2 實驗系統設計

2.1 實驗系統方案

基于循環備份光纖緩存原理，采用Xilinx公司Virtex5 FPGA產生光包、接收分析光包以及控制光緩存、光包交換單元，所設計的異步光包交換節點實驗系統結構如圖9所示。該系統為雙波長，具有單信道緩存能力的，2×2的異步光包交換節點，其通信比特率達到1.25 b/s，光包格式符合系統方案中定義，其中光緩存的原理與循環備份光纖緩存相似，為節約系統開銷，省略用于備份的光選路器。

圖8 循環備份光纖緩存工作示意圖圖中各單元名稱所代表的意義為：TX1/TX2為光包發送模塊，SP為光分路器，CONTROL為光包交換控制模塊，MUX/DEMUX為復用器/解復用器，2×2為2×2高速磁光開關，RX1/RX2為光包接收分析模塊。

圖9 異步光包交換節點實驗系統該實驗系統與標準異步光包交換系統（見圖1）類似，可分為分組頭提取判定單元，光緩存單元及光包交換單元，省略了分組頭重寫單元。分組頭提取單元與光緩存單元之間存在光纖延遲線，用于分組頭預處理響應延遲。

2.2 電路設計

如圖10所示，實驗系統采用Virtex5 FPGA XC5VLX50T中的Gigabit Ethernet MAC與GTP收發器實現吉比特以太網 1000BaseCX，并用此模塊連接SPF收發器，SFP收發器連接光纖。光包發生器Packet Gen驅動發送端口，實現異步光包的發送，Xilinx在線邏輯分析儀Chip Scope連接接收端口，抓取數據進行分析。兩路SFP產生的光包所對應的光波長分別為1 550 nm及1 530 nm。

2.3 光路設計

SPF收發器發送功率為-3 dBm，接收靈敏度為-19 dBm，因此，光路中最大損耗不得超過16 dB。

對應1 550 nm和1 530 nm兩個波長，實驗系統選用中心波長為1 551 nm和1 531 nm的粗波分復用器及解復用器，每個插入損耗小于0.6 dB，偏振相關損耗小于0.15 dB，則總損耗為2×（0.6+0.5）dB=2.2 dB。3 dB光分路器損耗為3 dB。系統中的1×2光開關和2×2光開關，開關響應時間最小可達20 μs。開關狀態變化所需驅動脈沖寬度須小于15 μs，驅動電壓為7 V，開關的頻率須小于3 kHz，否則光開關可能有過熱的危險。光開關的插入損耗和偏振相關損耗典型值為別為0.7 dB和0.1 dB。光開關總損耗為2×（0.7+0.1）=1.6 dB。

圖10 光包發送接收電路框圖系統所用光纖為普通石英單模光纖，在1 550 nm附近，損耗典型值為0.2 dB/km，FDL長度為5 km，可以提供25 μs的延遲，損耗為1 dB。

因此，光包無沖突通過異步光包交換節點時，總損耗為3+2.2+1.8+1=8 dB。當光包沖突時，1 530 nm的光包須再次通過FDL，產生額外的損耗為1+3=4 dB，于是，緩存光包的損耗為8+4=12 dB，小于16 dB。系統的損耗評估符合實驗要求。

3 實驗系統測試

3.1 測試方案

利用光包發送模塊，在兩條鏈路上均產生地址相同的光包，光包交換控制模塊收到光包后，提取其中的地址及優先級信息，進行判定。由于兩條鏈路光包沖突，高優先級鏈路上的光包通過2×2光開關交換至輸出端口，低優先級鏈路上的光包進入光緩存，延遲25 μs。

隨后，光緩存中的光包能量減半釋放，通過2×2光開關也交換至輸出端口，由于目前系統中暫未使用通阻器TB，則再經過25 μs，光緩存中的光包再次能量減半釋放，通過2×2光開關傳輸至輸出端口，此過程延續至光緩存中光包能量耗盡。

3.2 測試結果

如圖11所示，光包發送模塊發送地址均為0xAA的光包，TX1上光包優先級為0x00，TX2上光包優先級為0xFF。此時，接收端RX0/RX1端口能夠偵測到空閑光信號。由于TX0鏈路上具有更高優先級，則2×2光開關處于直通態。RX0首先接收到地址為0xAA，優先級為0x00的光包，TX1鏈路上的光包進入光緩存。25 μs后，RX0收到光包，2×2光開關切換至交叉態，光緩存中的光包開始釋放，隨后，RX0接收到地址為0xAA，優先級為0xFF的光包。

4 結 語

本文根據異步光包交換系統的結構，結合兩種典型的光緩存實現方法，提出了一種新型的循環備份光纖緩存結構，并對其工作特性進行了定性分析。循環備份光纖緩存具有高服務質量、低丟包率的特性，進行擴展后，適合于在實際應用中實施。根據所提出的循環備份光纖緩存結構，使用Xilinx公司FPGA作為光包產生、接收和控制單元，設計了異步光包交換節點實驗系統，并對該實驗系統的基本性能和連通性進行了測試。實驗結果標明，該實驗系統符合異步光包交換系統的基本要求，可在此實驗系統的基礎上進行擴展，從而對異步光包交換新型算法及其時延特性、服務質量及丟包率特性進行驗證。

參 考 文 獻

［1］ DAVIES D W. An history study of the beginnings of packet switching ＼[J＼]. Computer Journal， 2001， 44（3）： 151162.

［2］ RENAUD M， MASETTI F. GUILLEMOT C， et al. Network and system concepts for optical packet switching ＼[J＼]. IEEE Communications Magazine， 1997， 35（4）： 96102.

［3］ HUNTER D K， ANDONOVIC I. Approaches to optical internet packet switching ＼[J＼]. IEEE Communications Magazine， 2000， 38（9）： 116122.

［4］ Xilinx. Virtex5 FPGA embedded trimode ethernet MAC user guide ＼[EB/OL＼]. ＼[20110214＼]. http：// www.xilinx.com/...rk_ethernet_v5embedtemac.

［5］ Xilinx. Virtex5 FPGA rocketIO GTP transceiver user guide ＼[EB/OL＼]. ＼[20111007＼]. http：// china.xilinx.com.

［6］ Xilinx. Chipscope pro 10.1 sofware and cores user guide ＼[EB/OL＼]. ＼[20110301＼]. http：// www. China.xilinx.com.2012年11月15日第35卷第22期