低成本多路輸出CMOS帶隙基準電壓源設計

摘要：在傳統Brokaw帶隙基準源的基礎上，提出一種采用自偏置結構和共源共柵電流鏡的低成本多路基準電壓輸出的CMOS帶隙基準源結構，省去了一個放大器，并減小了所需的電阻阻值，大大降低了成本，減小了功耗和噪聲。該設計基于華虹1 μm的CMOS工藝，進行了設計與仿真實現。Cadence仿真結果表明，在-40～140 ℃的溫度范圍內，溫度系數為23.6 ppm/℃，靜態電流為24 μA，并且能夠產生精確的3 V，2 V，1 V和0.15 V基準電壓，啟動速度快，能夠滿足大多數開關電源的設計需求與應用。