2012年CPU技術趨勢

從2006年的65nm、2008年的45nm到2010年的32nm，2012年如果繼續使用傳統的CPU制程工藝，那么就會遇到難以逾越的技術瓶頸。因此，明年年初英特爾將會率先在代號為Ivy Bridge的22nm制程處理器上采用3D晶體管技術。新的晶體管技術可以保證CPU制程繼續遵循摩爾定律的規律發展，為計算機世界帶來新的變革，直至接近硅原子的直徑（0.3nm）。而ARM架構的CPU也將告別40nm的晶體管制造工藝，升級到28nm。CPU技術的創新將會使個人PC和移動終端設備的性能翻番。

特別值得一提的是，當前市場上風生水起的智能手機和平板電腦將從CPU制程工藝的進步中獲益良多，尤其是在電池續航時間方面。因為新的制程工藝將會大幅度改進CPU芯片的微結構，在成倍提升性能的同時，也將大大降低功耗。未來，在手機上觀看高清3D電影、玩大型游戲就不會再有意猶未盡的感覺了。

晶體管越小速度越快

每一個芯片都是由晶體管組成的，每一個晶體管通常負責控制1位（0或1）的信息。英特爾最新的32nm制程Sandy Bridge處理器由近10億只微型的晶體管元件組成，而且截止目前 “晶體管的體積越小，集成的數量越多，芯片的計算性能就越高”的規律依然有效。但是在原有技術的基礎上繼續升級到更小的22nm晶體管已經沒有可能，因為量子力學效應阻礙了晶體管性能的發揮，除非創造出新的晶體管結構。

從基本結構上來看，一個晶體管包含3個電極，分別是源極、漏極和作為控制電極的柵極。其中，源極和漏極被芯片基底分隔開，使二者互相隔離。這3個電極都是由硅材料制作而成的，硅原子的最外層包含4個電子（8個電子為穩定態）。如果在源極與漏極的硅晶體中摻入磷和砷，那么因為它們的最外層包含5個電子，所以這樣就會多出一個自由電子，使半導體硅可以導電（N型半導體）。如果在基底的硅晶體中摻入硼元素和鋁元素，那么因為它們的最外層包含3個電子，所以這樣就會缺少一個電子，從而使半導體硅可以導電（P型半導體）。在P-N結之間使用二氧化硅制作一個絕緣的分隔區域，可以阻止電子的流動。

如果給柵極增加電壓的話，這個分隔區域就會打開一個通道，幫助電子輪流從源極進入漏極，此時晶體管處于“開”的狀態。但是，當晶體管的結構越來越小的時候，就會遇到即使柵極不加電壓，源漏極之間仍然有電流通過。也就是說，在應該處于“關”的狀態時，晶體管仍然保持“開”的狀態。該問題的存在意味著我們無法通過繼續減小晶體管的體積來獲得更高的性能。

漏電導致芯片性能下降

漏電消耗了近一半的電流，而且晶體管的體積越小，漏電消耗的電流越大。控制漏電電流需要解決源極和漏極對芯片基底的影響。尤其是當漏極加上高電壓時，漏感應勢壘降低（Drain Induced Barrier Lowering，DIBL）現象顯著地降低了柵極電場對于通道的影響，導致即使柵極在沒有施加電壓的情況下，源極在漏極電場的影響下依然會打開通道，使電流可以通過，而隧道效應（Tunnel Effect）與漏感應勢壘降低同樣明顯。根據量子力學的原理，微觀電子的位置存在不確定性和隨機性。如果漏電感應勢壘太薄太弱的話，那么電子跨過勢壘的可能性就會增加。電子將會隨機出現在勢壘的另一側，就像跨越了一條隧道。如果晶體管的體積繼續變小，那么晶體管之間的勢壘就會減小，柵極電子就會擊穿二氧化硅絕緣層，甚至有可能擊穿源極到漏極之間的基底材料。因此，解決漏電問題的首要方法就是加強柵極電場對電子的控制。

目前來看，由隧道效應與漏感應勢壘降低現象引起的功耗增加問題需要通過重新設計柵極對通道的控制才能避免，芯片制造商在過去的幾年中研究出了3種可行的解決方案。

3D結構封裝晶體管

首先，我們應該努力改進柵極與通道之間的絕緣層。為了實現該目標，英特爾已經改變其45nm制程芯片的材料，將二氧化硅升級為鉿合金材料。這種比二氧化硅更厚一些的高K材料（K源于希臘文Kappa，它是用于衡量一種材料存儲電荷能力的電子學術語）具有良好的絕緣屬性，并且可以加強柵極與源漏極通道之間的場效應，降低隧道效應對芯片性能的影響。

不過，當CPU制程工藝提升、線路寬度降低到32nm以下的時候，高K材料就無法滿足結構設計的需求了，這就是為什么芯片制造商將目標重新對準改變現有晶體管結構設計的原因。原有的平面結構設計已經在市場上延續了幾十年，將其改為3D結構面臨著巨大的風險，但是成功的意義遠大于風險。在英特爾重新設計的鰭式場效應管（FinFET）中，通道被設置為了凸起的形狀，看起來就像在基底上凸起的魚鰭一樣。柵極將通道的3面都封閉起來，這樣就可以在更大的面積上對通道進行控制，減少了漏電電流。此外，由于通道不再受到干擾，電子就可以無障礙地通過，同時速度也不會受到影響，這樣的話晶體管就可以獲得更快的開關頻率。

其實鰭式場效應管（FinFET）的技術從10年前就開始研究了。2012年，英特爾將會在其下一代適用于桌面PC和筆記本電腦的Ivy Bridge處理器上采用該技術。據英特爾官方聲明，這種3D晶體管芯片技術將會在降低50%功耗的同時，提升37%的性能。

除了英特爾的3D晶體管方案之外，它的競爭對手AMD和IBM也已經聯合研發了另一種控制漏電電流的方法。與英特爾將通道移動到芯片基底上不同，AMD和IBM想要在基底上將通道完全“隔離”起來。因此，在通道與基底之間加入了一個埋氧層（Buried Oxide），組成全耗盡絕緣硅（Fully Depleted Silicon On Insulator，FD-SOI）晶體管。

原則上，FD-SOI晶體管與FinFET晶體管同樣高效。但是目前全耗盡絕緣硅（FD-SOI）技術面臨著多薄層晶圓生產困難的問題，預計到明年年初才能大規模量產這種晶圓，而英特爾的鰭式場效應管（FinFET）已經進入量產階段。

降低功耗 提升性能

英特爾計劃2013年年初在Atom處理器上采用新的3D晶體管技術，并將優化該芯片在智能手機和平板電腦上的運行表現。眾所周知，與ARM架構的處理器相比，英特爾的Atom處理器需要耗費更多的電力，這是目前幾乎所有的移動終端設備都選擇ARM架構處理器的重要原因之一。英特爾的x86架構CPU是為Windows桌面電腦處理各種任務設計的，采用了復雜指令集，在設計之初就沒有考慮到需要為使用電池的設備進行節能設計，而ARM架構的CPU采用了更高效的精簡指令集設計，更適合采用基于Unix/Linux的iOS和Android移動終端設備使用，擁有良好的功耗控制表現。

ARM的指令采用統一的4字節長度，現在智能手機和平板電腦上普遍采用的ARM授權Cortex-A9架構CPU基于先進的8級流水線，并且支持推斷型亂序執行（out-of-order execution）特性，在每個循環中可以執行多達4條指令。另外，ARM的指令集都可以帶條件執行，所以諸如“If……then”這樣的語句能夠更快速準確地執行。而x86架構的CPU無法直接識別條件聲明，而是會預測運行結果。如果預測結果出現錯誤，那么指令就會被返回并進行重新計算。同樣，x86架構的Atom處理器也不支持亂序執行，而新的ARM架構芯片，比如Tegra 2雙核處理器已經支持亂序執行。

結構上的根本不同，使得ARM架構處理器的熱設計功耗（TDP）擁有明顯優勢，TDP指的是當處理器達到最大負荷時所釋放出的熱量。目前，大部分Windows平板電腦上使用的Atom處理器TDP至少為5W，而Tegra2處理器僅2W。不過，可以預見未來采用新晶體管的Atom處理器在TDP表現上將有大幅改善，真正阻礙其發展的將會是復雜指令集的低效率。

智能手機性能追趕電腦

盡管ARM處理器在移動終端領域如日中天，但是它并沒有停止前進的步伐。今年年底，采用40nm的四核心處理器產品即將上市，比如主頻為1Ghz~1.5Ghz的Tegra 3處理器。它引入了NEON增強指令集，強化了DSP處理功能和多媒體處理效率，并且提供了增強型浮點運算技術，以滿足下一代3D圖形和游戲的要求。英偉達聲稱Tegra 3的功耗要比Tegra 2更低，但芯片表面積從49mm2增加到了80mm2。當然除了集成NEON增強指令集之外，Tegra 3還集成了強大的GPU。

其他的ARM架構處理器制造商，比如高通和德州儀器將會等到芯片制造工藝升級到28nm的時候再行動。因為新一代的Cortex-A15架構將會升級到28nm制程，支持高達2.5GHz的主頻，采用1MB~4MB的共享式高速二級緩存，更好地執行視頻解碼和3D影像處理等任務。估計到2012年秋天的時候，芯片制造商臺積電就會率先生產28nm制程的Cortex-A15架構CPU。

更重要的是，Cortex-A15架構不只是為移動終端設備設計。它將地址空間擴展到了40位，因此最多可以使用1TB的內存，并且支持虛擬機技術（該技術對于PC和服務器非常重要）。此外，微軟已經聲明下一代操作系統Windows 8將會支持ARM架構的處理器，同時英偉達也透露了八核心ARM架構處理器的生產計劃，顯然壟斷個人PC產業長達30年的Wintel聯盟已經終結。但是ARM和英特爾的競爭對于最終用戶而言是有益的，因此我們希望看到功耗更低的ARM架構超輕薄筆記本電腦，也希望英特爾打破ARM架構CPU在移動終端上的壟斷地位。