基于TMS320F28033的20MHz手持式雙蹤袖珍示波器

摘要：項目實現的是一個手持式雙蹤袖珍示波器，以TMS320F28033為核心，由信號放大電路、信號采集電路、數據存儲與處理模塊、系統控制與顯示模塊等部分組成。信號放大電路先對輸入信號進行程控增益放大。信號采集電路使用高速ADC對信號進行模數轉換，數據送入以FPGA為核心的數據存儲與處理模塊。TMS320F28033控制液晶顯示和觸摸輸入。系統具有體積小、輸入阻抗小、功耗小等特點。

關鍵詞：雙蹤示波器；TMS320F28033；FPGA

DOI: 10.3969/j.issn.1005-5517.2012.9.008

引言

基于性能夠用、體積夠小的原則，本項目設計的示波器解決了以下幾個問題：

(1)利用新穎的設計取代了傳統示波器中必需的繼電器，而同樣實現DC/AC耦合的電切換，體積很??；

(2)實現了很高的輸入阻抗和很小的輸入電容；

(3)主控采用了功能強大，外設豐富，功耗低的TMS320F28033，簡化了系統設計，減小了體積，有助于設計最終實現了真正的袖珍與便攜。

系統方案

系統整體設計見圖1。主控TMS320F28033[2]負責控制液晶和觸摸輸入，即“人機界面”。使用GPIO模擬8080總線控制液晶，使用具有輸入輸出功能的AIO以及內部ADC實現觸摸輸入。通過SPI與FPGA交換數據，并對數據進行處理和顯示。系統的數字校準也是在其中完成的。同時還有檢測電源電壓的功能。FPGA把高速ADC輸出的數據流存儲在內部SRAM中，通過PWM控制輸出占空比，濾波后以其直流電平控制壓控增益放大器的增益，通過IO控制模擬開關的通斷實現DC/AC耦合的切換。FPGA內部邏輯實現了信號的觸發控制，通過SPI把數據傳送到TMS320F28033。

信號進入系統，先后經過跟隨保持、直流/交流耦合、程控增益放大、帶寬限制濾波器，再進入高速ADC——ADS62P22。為了防止頻譜混疊，對輸入高速ADC的信號使用阻容網絡進行了帶寬限制。低通阻容網絡的輸入帶寬是20MHz。

圖1 系統整體設計

圖2 模擬信號處理

系統硬件設計

模擬信號處理模塊見圖2。信號輸入后經過阻容分壓網絡，再通過由OPA2300構成的一級跟隨器[2]，再經過TS5A4594[2]和陶瓷電容、電阻(提供AC耦合時候的直流偏置)構成的耦合模塊，又通過一級OPA2300跟隨，送入程控增益放大器THS7530[2]，經過可選的ADC驅動器THS4505，抬升共模電平，最后進入高速模數轉換器ADS62P22[2]。若不使用ADC驅動器，則使用THS7530抬升共模電平。

電壓跟隨：選用的器件是OPA2300，帶寬達到150MHz，而輸入漏電流低至0.1pA，使得大輸入阻抗成為可能。失配電壓為1mV，輸出擺幅損失為100mV，還有壓擺、噪聲等性能都非常適合我們的應用。

耦合切換：選用的器件是模擬開關TS5A4594，具有低至8歐姆的導通阻抗，高達450MHz的帶寬，具有-82dB的關斷隔離抑制。而我們的應用帶寬要求是20MHz，均已足夠。需要解決的問題是：我們的主控或者FPGA給出的信號是0V至3.5V，而模擬開關的供電電壓是-2.0V至+2.5V，這兩者之間需要匹配才能夠很好地控制。圖3給出了我們的解決方案。TS5A4594的IN腳為輸入控制引腳，我們用一個1.5K電阻連接到負電源-2.0V出，而來自FPGA的IO控制信號經過一個2.4V的穩壓管接到TS5A4594的IN腳。當FPGA輸出為高阻狀態的時候，IN腳被電阻拉低，模擬開關關斷，輸入直流電平由電阻R轉移到GND。設計免去了高壓器件的使用，減小了體積。當FPGA輸出3.5V高電平的時候，IN腳被拉高到3.5V-2.4V=1.1V，相對于TS5A4594的GND腳的相對電位是3.1V，是一個高電平，模擬開關導通。以一種比較簡單的方式實現了控制電平的平移。

程控增益放大：選用的器件是VGA芯片THS7530。+5V的供電電壓，高達32MHz的帶寬，而很重要一點，具有很小的增益誤差。失配穩定，可以通過數字校準的方式消除影響。電路見圖4。通過對PWM波的整流獲得控制電平，也是通過穩壓管來進行電平平移，最后都需要增加數字校準。

高速A D C：采用的是ADS62P22，超頻到100MHz，對有效精度有一定影響。由于ADS62P22與ADS62系列其他高速ADC使用的是同一種晶圓，只是根據流片后不同的測試性能而劃分出不同芯片型號，因而散熱良好的前提下，這個芯片甚至可以超頻到200MHz以上，代價就是有效位數的降低。

FPGA：使用的XILINX公司 XC3S250E，使用了內部的block ram。

液晶：3.0寸240×400帶觸摸的TFT液晶。

圖3 AC/DC耦合切換及其控制信號電平平移電路

圖4 程控增益放大

圖5 系統時鐘

圖6 MCU內部主要邏輯流程

處理器：TMS320F28033PAGT[2]。選用的是64pin的封裝，引腳多，資源豐富，外設齊全。本設計所需的內置ADC，SPI模塊均有配置。EPWM模塊在設計之初也用于程控增益放大器的調試，非常方便。

時鐘：100MHz有源晶振首先提供給高速ADC，由ADC的CLK_OUT引腳提供給FPGA。保證ADC所采用的時鐘具有最小的JITTER，減少有效精度損失。

電源：3 . 5 V、2 . 5 V、1 . 2 V電源分別使用了線性穩壓器TL1963ADJ，TLV70225DBVT，TLV70012DDCT，負電源使用了電荷泵TPS60400DBVT，最終方案采用的是兩個TPS60400DBVT并聯使用。負穩壓芯片用TPS72301DBVT。

系統軟件設計

TMS320F28033的內部主要邏輯流程見圖6。MCU完成自身初始化，液晶顯示初始化后，還要等待FPGA配置完成，再對通過SPI對FPGA內部各個控制寄存器進行初始化。如果顯示處于STOP狀態，則循環查看觸摸輸入狀態。在RUN狀態下，根據觸發模式，查詢FPGA中觸發標志位，若已經觸發則讀取數據并顯示波形，若沒有觸發，則轉到查詢觸摸狀態的過程。自動模式下，即使沒有完成觸發，在經過一定次數查詢后也會讀取一段數據，進行顯示。系統需要保證按鍵輸入通道的暢通，保證響應及時。

FPGA的內部模塊見圖7。往RAM寫入數據時，控制模塊主要是通過控制地址線來控制采樣頻率。而觸發是通過分析FPGA內部各ADC數據緩沖器的數據從而確定的。觸發有觸發開始和觸發結束標志位，觸發開始后，記錄開始的地址，等到RAM寫滿，即地址指針再次回到觸發開始位置，觸發結束。

圖7 FPGA內部模塊

圖8 正面外形

圖9 正弦信號20MHz，Vpp=100mV（信號發生器顯示100mV）

表1 參數與指標

評測與結論

測試儀器及測試條件

①VICTOR VC830L萬用表；②TEK MSO4034示波器；③TEK AFG3252信號發生器；④測試條件：室溫，室內。

測試結果

測試結果如表1所示。

系統創新

(1)利用新穎的設計取代了傳統示波器中必需的繼電器，而同樣實現 DC/AC耦合的電切換。繼電器具有開路阻抗大，短路阻抗小，耐壓高以及寄生小等特點，一直是傳統示波器用作DC/AC耦合切換的必備元件。很遺憾，現有繼電器都有較大體積，難以實現真正便攜。有可能替代之的MEMS繼電器尚未開發成功。本設計利用模擬開關和運放，同樣實現了DC/AC耦合的電切換，耐壓也足夠，具有極小的體積。

(2)實現了很高的輸入阻抗和很小的輸入電容。示波器高的輸入阻抗和小的輸入電容能夠對被測量電路產生最小的影響，尤其是電路的高阻抗節點或者高頻節點。該指標得益于所選TI模擬器件的優異性能。

(3)主控采用了功能強大，外設豐富，功耗低的TMS320F28033，簡化了系統設計，減小了體積，有助于設計最終實現了真正的袖珍與便攜。也為系統的進一步升級提供了很好的平臺。

(4)為便攜示波器的全CMOS集成提供了可行方案。解決參考文獻[5，6]中沒有解決的AC/DC耦合控制的全集成問題。