4GS/s 6位低功耗內插模數轉換器設計

謝 莉，余 勝，肖 奔，張艷蕾

(湖南人文科技學院 物理與信息工程系，湖南 婁底417000)

隨著半導體技術的連續發展和器件技術尺寸的持續縮小，數字電路部分的速度越來越快，這就要求模數轉換器具有高的采樣率、高的分辨率和低的功耗。特別是在雷達、無線通信、高數據采集系統等應用領域[1]，要求模數轉換器具有的采樣率達GHz以上。

本文設計了一個采樣率達4GHz分辨率為6位的內插低功耗模數轉換器，以下是設計構想。

一 總體電路結構

采用并行的結構可以使模數轉換所需時間為一個時鐘周期，是模數轉換器結構中轉換速度最快的一種結構，但并行結構的模數轉換器功耗大，分辨率低，為此，本文在并行結構的基礎上，結合內插技術，使模數轉換器轉換時間也是一個時鐘周期，但由于大大減少了預放大器電路的個數，功耗和芯片面積大大降低，與此同時也大大降低了模數轉換器的輸入電容，使模數轉換器的線性性非常好。圖1為本文設計的6位內插式模數轉換器結構框圖，整個系統由模擬電路部分和數字電路部分組成，模擬電路部分包括內插預處理電路和比較電路，數字電路部分由解碼電路組成。內插預處理電路由參考電阻網絡、內插電阻和內插預放大器組成。電阻內插與有源(比較器)內插級聯的2級內插方式，使其內插因子達到4[2]。

圖1 6位內插式模數轉換器結構框圖

參考電阻網絡通過阻值相同的16個電阻對低端和高端參考電壓進行分壓，得到的17個基準電壓分別與輸入信號Vin做為17個內插預放大器的輸入。17個內插預放大器的差分輸出信號通過內插因子為4的內插電路，得到65組差分信號，把低端和高端的2組差分信號用于冗余，剩下中間的63組差分信號分別作為比較器的輸入，得到63組差分的溫度計碼。解碼電路首先將溫度計碼轉換成格林碼，再將格林碼轉換成6位二進制碼。而達到同樣分辨率的并行結構，參考電阻需63個，預放大電路需63個，因此內插技術大大降低了模數轉換器的輸入電容、功耗與芯片面積，提高了其線性性。

二 模擬電路部分的設計

模擬電路部分包括：參考電阻網絡、內插預放大電路、內插電阻和比較電路。

(一)參考電阻網絡

當參考電阻的阻值較小時，電流較大，從而導致電阻網絡消耗的功耗較大；反之，當電阻阻值較大時，電流較小，電阻網絡產生的功耗較低。但在高頻模擬輸入信號下，預放大器輸入對管的柵源寄生電容會耦合到基準電阻梯，出現饋通電壓，影響基準電壓的準確性，其饋通電壓的計算公式[3]為：

U=2n-2πfinRC

(1)

其中U為饋通電壓，fin為輸入信號頻率，C為總輸入電容，R為總輸入電阻，n為ADC的位數。由公式(1)可知，當電阻阻值較大時，饋通電壓增大，從而使電阻網絡產生的基準電壓發生偏差也大。因此電阻阻值必須在功耗和誤差之間折中。

本文設計的6位模數轉換器，假設總輸入電容為1pF，饋通電壓1LSB，輸入頻率為102MHz的信號，通過公式(1)可知，允許的最大參考電阻值為200，兩端參考電壓差為0.4V，因此電阻串上功耗0.804mW，功耗極小。

(二) 內插原理

引入內插技術，減少了并行模數轉換器中預放大電路的數目，減少了芯片面積，降低了功耗，同時也減少了其輸入電容、降低了非線性性。

圖3 內插對線性范圍的要求

本文采用的內插方式如圖4所示，內插放大器輸出的差分信號，經過電阻內插與比較器內插的兩級內插方式，使內插因子達到4。

圖4 兩級內插方式

內插電阻阻值不能太小，太小阻值的內插電阻內插放大器很難驅動，要驅動阻值小的電阻，需設計復雜的內插放大電路；內插電阻阻值也不能太大，太大的內插電阻會產生嚴重的饋通效應，使比較器難以正確比較。所以設計時這些因素要綜合考慮。

(三)內插預放大器

由內插原理可知，內插預放大電路要求有較寬的帶寬和線性范圍，但對增益的要求并不高。本文設計的內插預放大電路如圖5所示，設計時， PMOS管做為放大器的負載，與采用電阻做負載相比，有較寬的帶寬；其次采用兩個共源差分電路獲得了良好的線性范圍，其中Mb管是低負跨導，Ma管是正跨導。其負載電流與電壓的輸出輸入曲線如圖6所示，Mb的跨導gmb對Ma的跨導gma非線性部分進行了補償，使其傳輸特性呈線性特性，增大了線性范圍。

圖5 內插放大電路

圖6 內插放大電路傳輸特性

(四)比較電路

為了使比較器有較寬的帶寬、較大的增益和比較速度，在設計時采用多級級聯可以達到大帶寬和高增益[7]的要求，但一般電路在實現的時，其總的比較時間等于各級電路的時間之和，從而使比較器總比較所需的時間增大。

本文用時鐘對各級電路進行控制，使其工作在流水線的工作方式下，因此，整個比較所需的時間就是一個時鐘周期，即其中一級電路所需的時間；同時采用電感技術[4]，使各級電路比較所需時間降低，從而進一步降低整個比較器比較的時間。

本文設計的比較電路如圖7所示，它由前置放大電路、第一級前放鎖存和第二級前放鎖存三部分構成。在前放鎖存電路之前增加了前置放大電路，隔開內插電阻電路與比較電路，有效降低了電路的回程噪聲，并將輸入信號放大使后級比較電路所需比較的時間減少。同時，兩級前放鎖存電路由兩個相位相反的外部時鐘clk+和clk-控制，使電路工作在流水線的工作方式下[5]。當clk+處于高電平時，前級電路為前置放大階段，此時后級電路為鎖存放大階段，反之，當時鐘clk+處于低電平時，前級電路為鎖存放大階段，后級為前置放大階段。因此比較器比較得到溫度計碼所需要的時間為2級前放鎖存電路中轉換時間最大的一級所需時間。

圖7 比較電路

三 數字電路部分的設計

本文采用的是基于門級的解碼電路，比較器產生的63對差分的溫度計碼作為解碼器的輸入信號。解碼器對63對差分的溫度計碼Tn解碼為6位格林碼Gn，再將格林碼轉換成6位二進制碼Bn。通過格林碼的相鄰的碼之間僅有1位不同的特點，有效地抑制了火花碼和亞穩定性產生[6-7]。

由編碼理論可知，溫度計碼、格林碼、二進制碼之間的關系如公式(2)、(3)所示。本文為了簡化電路設計，消除解碼電路中G0、G1、G2、G3所用的加法電路，對表達式(2)進行邏輯變換，得到公式(4)，由公式(4)可知整個解碼電路設計不需用到加法電路，只用異或門與與門實現解碼，其解碼結構圖如圖8所示。

同時，為了使減小解碼電路解碼的時間，通過兩級鎖存電路(Latch)，使解碼電路工作在流水線的工作方式下，這樣提高了電路的速度[5]。同時，各門級采用電流模式邏輯電路形式[8]，及差分低擺幅的信號，降低了電路的噪聲影響，具有較低的電路功耗。

G5=T32

(2)

B5=G5

B4=G4⊕B5

B3=G3⊕B4

B2=G2⊕B

(3)

B1=G1⊕B2

(4)

圖8 6位解碼器邏輯電路圖

四 仿真結果

圖9—圖12是本文設計的模數轉換器電路的仿真結果。圖9和圖10分別為，當模數轉換器輸入正弦信號和斜波信號時，用HSPICE對其進行瞬態仿真的波形圖。參考電壓1.0～1.6V，采樣頻率4GHz，即比較器、解碼器的時鐘頻率，正弦輸入信號頻率為100MHz，幅值為2/3滿量程，斜波信號為滿量程，電源電壓為1.8V。由仿真結果可知，六位二進制位的差分輸出擺幅是±0.4V。且通過MATLAB對6位模數轉換器的性能進行仿真，得到其積分非線性和微分非線性如圖11和圖12所示，由仿真結果可知微分非線性和積分非線性分別小于0.124LSB和0.243LSB，很顯然具有良好的線性性能；同時正弦輸入信號的頻率為100MHz時，在4GHz的采樣率下，其有效比特數為5.02bits，且功耗小于220mW。

圖9 輸入正弦信號的6位模數轉換器仿真結果

圖10 輸入斜波信號的6位模數轉換器仿真結果

圖11 積分非線性

圖12 微分非線性

五 結論

基于0.18μm CMOS工藝上，本文設計了一個6位采樣速率達到4GHz的內插模數轉換電路。電阻與有源內插級聯的內插方式、流水線的工作方式、差分低擺幅的工作狀態以及電感技術，使得模數轉換器采樣速率達到4GS/s，微分非線性和積分非線性分別小于0.124LSB和0.243LSB ，輸入100MHz的正弦信號下，有效比特數達到5.02bits，功耗小于220mW。因此本文設計的模數轉換器具有合適的分辨率、較高的采樣率、較好的線性性及較低的功耗，適用于轉換速度要求較高的系統。

參考文獻:

[1]PARK S. Design techniques for high performance CMOS flash ananlog-to-digital converters[M]//The degree of Doctoral of Philosophy in the University of Michigan. United States: Electrical Engineering in the University of Michigan，2006:2-4.

[2]NAKAJIMA Y. A Background self-calibrated 6b 2.7 GS/s ADC with cascade-calibrated folding Interpolating architecture [J]. IEEE Journal of Solid-State Circuits, 2010, 45(4):707-718.

[3]莫太山,馬成炎,葉甜春.用于低中頻GPS接收機的CMOS閃爍型模數轉換器[J].微電子學與計算機,2008,25(2):71-75.

[4]PARK S, YORGOS P, MICHAEL P. A4-GS/s 4-bit flash ADC in 0.18μm CMOS[J]. IEEE Journal of Solid-State Circuits. 2007,9(42):1865-1872.

[5]謝莉，王春華.4位5GS/s 0.18μm CMOS并行A/D轉換器[J].微電子學，2009，3(39):315-319.

[6]RAZAVI B, Principles of data conversion system design[M].IEEE Press, 1994:12 :272.

[7]艾倫,等.CMOS 模擬集成電路設計[M]. 馮軍,等譯. 電子工業出版社,2005:557-571.

[8]SCHOLTENS P, VERTREGT M. A 6-b 1.6-Gsample/s flash ADC in 0.18μm CMOS using averaging termination[J]. IEEE Journal Solid-State Circuits,2002, 37(4):1599-1609.