基于FPGA的實驗室可重構信號源的設計

龍 芬

(咸寧職業技術學院機電工程系，湖北 咸寧 437100)

1 直接數字頻率合成技術

直接數字頻率合成技術(DDS)是近年來迅速發展的一種新型頻率合成方法，它將先進的數字處理理論與方法引入信號合成領域，通過控制相位變化的速度來直接產生各種不同頻率的信號。DDS的基本原理如圖1所示，把一個單位振幅的正弦函數的相位在2π弧度內分成2N個點，求出相應各點的正弦函數值，并用D位二進制數表示，寫入ROM中構成一個所謂的正弦表。在高速穩定的參考時鐘控制下依次讀出每個相位對應的正弦函數值，即得到采樣的正弦離散信號，經D/A轉換得到需要的模擬信號，改變輸入時鐘頻率即可控制輸出信號的頻率［1－2］。

圖1 DDS的基本原理

根據DDS的原理分析可知，DDS輸出波形頻率為fo=Kfc/2N。最低輸出頻率(K=1)fmin=fc/2N，最高輸出頻率為fmax=fc/4，其中，fc為累加時鐘頻率;K為頻率控制字;N為累加器位數。

2 系統整體方案設計

系統設計主要由主控制器模塊、FPGA模塊、D/A轉換模塊、濾波模塊、調幅模塊、按鍵輸入模塊、功率放大模塊及液晶顯示模塊構成。系統框圖如圖2所示。采用STC89C51單片機作為系統的主控制器;FPGA模塊實現波形數據的存儲與輸出;D/A轉換模塊將波形數據轉換為模擬量。液晶顯示器用于顯示波形、幅度、頻率等。

圖2 系統方框圖

3 系統主要硬件電路設計

3.1 主控制器電路設計

主控制器采用AT89C51單片機，系統采用總線技術，這樣僅占用了單片機的少量接口和IO資源就可以組建起整個系統，使得硬件和軟件設計更方便，也利于擴展，具體電路如圖3所示［3］。

圖3 主控制器電路

3.2 DDS的FPGA實現電路設計

DDS系統包括相位增量寄存器、相位累加器、地址寄存器、波形存儲器、時鐘倍頻器及地址發生部分等模塊，內部所有模塊用Verilog語言編寫或調用Quartus II中的已有lpm庫文件。系統頂層設計用原理圖的方式進行模塊間的連接，具體電路如圖4所示。當改變波形存儲器中波形數據時，也就改變了輸出波形，可以通過波形選擇按鈕分別輸出正弦波、方波、三角波3種波形。

圖4 DDS波形產生電路

3.3 D/A轉換及調幅電路

如圖5所示，將波形存儲ROM的輸出通過D/A轉換電路轉換為模擬信號，通過算法實現幅度控制并設置獨立按鍵執行微調，再通過濾波電路濾波，即可得到所需的波形。

3.4 功率放大模塊

由于輸出信號的功率較小，輸出有負載時，會有較大失真，帶負載能力差，要考慮到功率放大，對輸出的信號進行放大。設計中功率放大采用功率放大芯片TDA2030A實現，TDA2030A是意法半導體公司生產的單聲道功放IC，該IC體積小巧、輸出功率大、靜態電流小、動態電流大、負載能力強，既可帶動4～16 Ω的負載，某些場合又可帶動2 Ω甚至1.6 Ω的低阻負載，且性價比高，具體電路如圖6所示。

4 軟件設計

軟件設計采用C語言編寫。軟件主要由主程序、液晶子程序和按鍵子程序等組成。軟件主流程如圖7所示。系統加電后，主程序的功能主要是完成系統初始化，包括液晶、頻率幅度等參數的初始化，更新顯示數字，循環掃描按鍵，根據按鍵輸入分別進行頻率幅度的設定，通過幅度控制字的設定向DAC輸出幅度控制字，通過頻率控制字的輸入向FPGA寫頻率控制字，從而達到改變輸出波形頻率和幅值的目的，并在液晶顯示器上顯示出來。顯示效果如圖8所示［4］。

5 結束語

系統采用FPGA實現DDS電路，以AT89C51為主控制器，實現了輸出頻率范圍為1 Hz～10 MHz的正弦波、方波、三角波的信號發生器，并且幅值和頻率均可調節，其最小步進頻率可達1 Hz。測試結果表明，該設計具有頻帶寬、精度高、性能穩定、成本低和操作界面友好等特點。用這種方法設計的波形發生器只要改變FPGA中ROM的數據，DDS就可以產生任意波形，提高了設計的靈活性，降低了電路的復雜度，減少了電路設計時間和可能發生的錯誤，具有較高的性價比。

［1］田華，袁振東.電子測量技術［M］.西安:西安電子科技大學出版社，2005.

［2］李博，馬娟娟.基于FPGA的DDS信號發生器的設計［J］.伺服控制，2011(2):46－50.

［3］李建忠.單片機原理及應用［M］.西安:西安電子科技大學出版社，2001.

［4］潘志安，李學鋒.C語言程序設計基礎教程［M］.武漢:華中師范大學出版社，2004.