基于FPGA多通道高速數(shù)據(jù)采集存儲器設計

郭 錚，劉文怡，馮 妮

(中北大學a.儀器科學與動態(tài)測試教育部重點實驗室;b.電子測試技術重點實驗室，山西 太原 030051)

在航空航天領域，遙測存儲系統(tǒng)在飛行試驗中起著極其重要的作用，而其各個子系統(tǒng)在記錄飛行器飛行過程中各參數(shù)狀態(tài)方面也扮演著重要角色。目前飛行器試驗測試的完成大多是利用無線電遙測，但在某些特定的環(huán)境下會影響電波的發(fā)射使信號受到屏蔽，在這些情況下就需要采取某些輔助措施，而數(shù)據(jù)記錄器恰好彌補了上述缺點［1］。數(shù)據(jù)存儲器作為測試存儲系統(tǒng)的核心部件具有體積功耗小、抗沖擊能力強、測量精度高、抗干擾能力強等特點，特別適用于飛行器上記錄各狀態(tài)的動態(tài)參數(shù)，它能夠完整地記錄飛行器從起飛或發(fā)射到落地間的完整數(shù)據(jù)，待試驗結(jié)束通過回收數(shù)據(jù)存儲器，將數(shù)據(jù)讀出，此測試方法記錄完整，具有較高的可靠性［2］。

當今半導體技術迅速發(fā)展，使大容量高速存儲技術得到長足進步，加之可編程邏輯器件的高度集成化以及較強的時序控制能力，使采集存儲高速數(shù)據(jù)成為可能［3］。本文依靠現(xiàn)有技術，設計一種高速、大容量、高可靠性的數(shù)據(jù)存儲器，該系統(tǒng)的優(yōu)點是具有良好的邏輯控制能力。

1 系統(tǒng)總體設計

設計以FPGA作為主控單元，主要完成對1路PCM碼流及2路音頻信號、2路圖像信號進行采集和存儲。數(shù)據(jù)分別采用RS－422接口及異步串行接口傳輸，數(shù)據(jù)流消失，存儲器停止記錄，其工作狀態(tài)是以數(shù)據(jù)形式記錄。采集的數(shù)據(jù)分別存儲于2片容量為1 Gbyte的K9K8G08U0A的固態(tài)Flash中。在設計中，以數(shù)據(jù)存儲器為主體，配合地面測試臺，以及上位機軟件完成閉環(huán)自檢試驗。通過上位機發(fā)送不同的指令，分別完成實時監(jiān)測、遠程讀數(shù)、數(shù)據(jù)存儲及分析。總體框架如圖1所示。

圖1 系統(tǒng)總體框圖

其中，數(shù)據(jù)存儲命令采用開關方式的硬啟動信號，在硬啟動開關斷開的情況下，采用在線軟控制模式，通過測試臺發(fā)送存儲模塊的實時監(jiān)測以及遠程讀數(shù)的軟啟動命令。軟啟動命令由上位機軟件控制，硬啟動由地面測試臺開關控制，且硬啟動信號具有最高優(yōu)先級，當硬啟動命令發(fā)出時，存儲器停止一切當前工作，轉(zhuǎn)入執(zhí)行數(shù)據(jù)存儲工作模式。

2 硬件電路設計

2.1 PCM碼調(diào)解電路設計

PCM碼即脈沖編碼調(diào)制是遙測系統(tǒng)將從傳感器接收到的模擬信號經(jīng)過編碼、量化、抽樣這3種方法轉(zhuǎn)換為數(shù)字信號的過程。本設計收到系統(tǒng)發(fā)送的數(shù)據(jù)流是由碼同步信號和PCM碼組成，PCM碼是每字節(jié)8位的串行數(shù)據(jù)。其具體的幀格式如圖2所示。

圖2 PCM幀格式圖

PCM碼調(diào)節(jié)電路的工作原理是:PCM碼數(shù)據(jù)首先經(jīng)過RS－422接口芯片DS26C32接收，接口匹配電阻選用100 Ω，進行電平轉(zhuǎn)換。將RS－422電平轉(zhuǎn)換為CMOS電平，經(jīng)過電平轉(zhuǎn)換后的PCM碼再經(jīng)過軟件高頻消抖［4］。最后，PCM數(shù)據(jù)在碼同步信號的作用下，數(shù)據(jù)存儲器采用下降沿接收數(shù)據(jù)，將串行數(shù)據(jù)轉(zhuǎn)換為8位一組的并行數(shù)據(jù)進入FPGA，再在主控FPGA的控制下，與接收的其余4路模擬信號混合編幀，分別寫入FIFO中。由于采集的數(shù)據(jù)碼率比較大，而存儲器選用的FPGA芯片XC2S100內(nèi)部FIFO無法滿足其容量要求，故選取32 kbyte×9的外部FIFO，IDT7207作為數(shù)據(jù)緩存區(qū)。FPGA再根據(jù)非空即讀的原理，將寫入FIFO中的數(shù)據(jù)讀出，分別寫入2片F(xiàn)lash芯片中。

2.2 模擬信號采編單元電路設計

采編單元主要完成對2路音頻信號、2路圖像信號的采集編幀。4路模擬量在進入FPGA前，首先要進行信號調(diào)理，調(diào)理芯片采用AD824，該芯片的特點是響應快、帶寬高，信號輸入端需接入高阻值電阻，防止電流過大損壞運放［5］。經(jīng)過調(diào)理的信號穩(wěn)定后，啟動A/D轉(zhuǎn)換。A/D轉(zhuǎn)換芯片是模擬量采編單元的核心部件，需要具有低功耗、高精度、工作溫度范圍廣等特點。本設計根據(jù)實際任務采樣頻率的要求，采用AD8401芯片，采集電路如圖3所示。其中，在硬件設計時芯片供電引腳加入了濾波電容，模擬量輸入信號加入了高頻去耦電容。

圖3 模擬量采集電路設計

2.3 Flash存儲單元設計

目前，非易失性存儲介質(zhì)有 RAM，EEPROM，F(xiàn)lash等。針對本設計的任務要求，選用三星公司的K9K8G08U0A芯片，并采用雙Flash并行存儲電路，即2塊Flash芯片在主控FPGA的作用下，并行處理數(shù)據(jù)，分別寫入Flash芯片中。這樣可以保住存儲數(shù)據(jù)完整地記錄下來，具有雙保險的意義。K9K8G08U0A芯片共有8448 Mbit，按塊劃分為8192 block，1塊有64頁，1頁有(2 k+64)byte。典型的頁編程時間為200 μs，典型塊擦除時間為1.5 ms［6］。本設計Flash的讀寫操作按頁進行，擦除操作按塊進行。當Flash中數(shù)據(jù)存滿后，會采取自斷電保護，F(xiàn)PGA通過給CMOS器件IDF7404高低電平控制Flash的通斷電，這樣會保證記錄的有效數(shù)據(jù)不會因誤操作而使原有數(shù)據(jù)被覆蓋。

另外，F(xiàn)lash的保護也是設計重點，本設計Flash采用單獨電路板，其間用高溫導線與數(shù)據(jù)采集板相連，這樣做可以單獨保護Flash電路。它的防護采用雙層嵌套保護。首先將Flash板放于桶A中，桶內(nèi)灌封聚氨酯保護，僅留出備用讀數(shù)口(僅在回收讀取數(shù)據(jù)使用)，再將桶A置于桶B中，其間采用毛氈防護，這樣可以使Flash板有較高的抗沖擊抗過載能力，待試驗結(jié)束，通過硬回收存儲器，從備用讀數(shù)口將采集的數(shù)據(jù)讀出。Flash硬件電路設計如圖4所示。

圖4 Flash硬件電路設計

3 關鍵技術研究

在以往的設計中，大多采用模數(shù)獨立編幀，分別存儲于不同的Flash中，此種設計雖然方便簡單，但切換Flash存儲，串擾、丟數(shù)、誤碼情況嚴重。所以，在本設計中采用模數(shù)混合編幀的方法，即分別在模擬量、數(shù)字量數(shù)據(jù)中添加不同的幀頭、幀尾及幀計數(shù)。數(shù)字量幀頭幀尾分別為0xEB，0x90，模擬量幀頭幀尾分別為0x14，0x6F。取251個字節(jié)，加入各自幀頭幀尾及3個字節(jié)的幀計數(shù)，然后數(shù)據(jù)分別寫入緩沖FIFO內(nèi)。FPGA根據(jù)非空即讀的原則，讀取FIFO中數(shù)據(jù)，進行存儲。由于設計中采用的是大容量FIFO，所以，不會出現(xiàn)丟數(shù)的情況。待數(shù)據(jù)存儲完畢后，上位機根據(jù)不同的幀頭、幀尾，將數(shù)據(jù)解包，分別處理、分析。幀結(jié)構如圖5所示。

圖5 幀結(jié)構分析

4 系統(tǒng)的閉環(huán)自檢

系統(tǒng)閉環(huán)自檢，就是模擬實時的工作環(huán)境，數(shù)據(jù)存儲器配合地面測試臺和計算機對其完成系統(tǒng)的功能測試。地面測試臺接收上位機命令模擬信號源發(fā)送數(shù)據(jù)給存儲器，數(shù)據(jù)存儲器再響應上位機命令，對測試臺發(fā)送的數(shù)據(jù)進行解碼、編幀，再將數(shù)據(jù)存儲到雙Flash中，同時通過實時監(jiān)測SRAM將存儲數(shù)據(jù)片段在計算機上顯示。數(shù)據(jù)存儲完畢，再通過遠程讀數(shù)將存儲數(shù)據(jù)讀出分析。這樣的一系列操作就完成了對數(shù)據(jù)存儲器的閉環(huán)自檢。圖6是根據(jù)試驗的要求，由上位機發(fā)送命令，地面測試臺發(fā)送自檢數(shù)據(jù)，在計算機終端顯示的實時監(jiān)測結(jié)果。

圖6 實時監(jiān)測畫面(截圖)

5 結(jié)束語

本設計采用2片F(xiàn)lash存儲芯片，對試驗數(shù)據(jù)進行備份存儲。相比于單機存儲，可靠性更高，并結(jié)合相關的存儲器防護設計，保證存儲器數(shù)據(jù)在硬回收過程中被完整保護。本設計已在相關項目中得到應用，工作性能良好，具有一定的參考價值。

［1］劉攀，王紅亮，孟令軍.基于FPGA的數(shù)字圖像采集存儲系統(tǒng)的設計［J］. 電視技術，2010，34(6):33－34.

［2］朱維寶，孫波，李砥擎.航天器綜合測試系統(tǒng)設計［J］.計算機測量與控制，2009(8):1457－1459.

［3］郭虎峰，張會新，馮長磊.彈載數(shù)據(jù)記錄器性能的優(yōu)化設計與實現(xiàn)［J］. 計算機測量與控制，2011，19(1):108－110.

［4］張文棟.存儲測試系統(tǒng)的設計理論及其應用［M］.北京:高等教育出版社，2002.

［5］甄國涌，林華亮.串行PCM碼流解碼電路設計與應用［J］.航空計算技術，2005，35(1):79－81.

［6］閻石.數(shù)字電子技術基礎［M］.北京:高等教育出版社，2006.