基于Simulink的GPS相關器設計與實現

姚光焰

1.華東交通大學繼續教育學院，江西南昌 330013

2.中鐵24局集團上海電務電化有限公司福州分公司，福建福州 350000

相關器直接決定著GPS接收機的導航定位性能。目前，商用GPS接收機中的數字相關器一般采用專用集成電路(ASIC)實現，性能穩定，但技術被國外壟斷，靈活性與可擴展性也較差。現場可編程門陣列(field programmable gate array，FPGA)是一種高速、可反復編程的集成電路芯片，這給系統開發提供了很大的靈活性。與硬件描述語言設計方法不同， Simulink為FPGA設計提供了強有力的高層次建模環境，可大量應用于算法開發和驗證的IP核，并自動將系統映射為一個基于FPGA的硬件方案，使開發人員在不需要熟悉硬件描述語言的情況下也能進行FPGA開發。

1 相關器總體結構設計

GPS信號是BPSK調制的擴頻信號，只有經解擴解調后，才能提取出導航電文，用于GPS定位導航。相關器的作用就是產生本地的載波和C/A碼與輸入的數字中頻信號進行相關運算，實現載波剝離與C/A碼剝離，提取出導航電文，實現GPS定位與導航。

相關器的結構圖如圖1所示，主要由載波NCO模塊、碼NCO模塊、C/A碼產生模塊、復相位旋轉下變頻模塊和碼相關模塊組成。

圖1 GPS相關器結構

從圖1可知，A/D采樣得到I和Q兩路正交信號，與載波NCO產生模塊產生的同相分量（cos）和正交分量（sin）通過復相位旋轉下變頻模塊相乘得到剝離載波后的I和Q兩路信號。這兩支路輸出值與C/A碼產生模塊產生的C/A碼進行相關運算，得到積分累加數據輸出值，送給處理器進行計算，完成對載波和碼的捕獲及跟蹤。

2 各功能模塊設計與實現

2.1 載波NCO模塊

載波NCO模塊產生頻率輸出可調的單頻復正弦信號，供復相位數字旋轉下變頻用于載波剝離。載波NCO模塊Simulink建模如圖2所示。

圖2 載波NCO模塊Simulink建模

圖2中，頻率控制字M位數為32位，累加器位數為33位，累加器在主時鐘（fi）的控制下，以步長M作為累加，輸出的33位的數據做為正/余弦查找表的地址得到所需頻率的正（余）弦載波。圖2中，主時鐘fi為39MHz，相應的頻率分辨率為39MHz/232=9MHz，可以很精確的跟蹤載波頻率的變化。

2.2 復相位旋轉下變頻模塊

復相位旋轉下變頻模塊由4個乘法器，一個加法器和減法器組成。其Simulink建模如圖3所示。

圖3中，射頻前端下變頻I支路和Q支路上的混頻輸出分別視為實數和虛數 ， I/Q輸出的中頻信號I + j? Q ，本地載波為cos(ω ?n ) +j? si n(ω ?n) ，做復相乘可得 ：

實部為新的I支路，虛部為新的Q支路，用于后續相關累積處理。

圖3 復相位旋轉下變頻模塊的Simulink建模

2.3 碼NCO模塊

碼NCO模塊由累加器和寄存器組成，其Simulink建模如圖4所示。

圖4 碼NCO模塊的Simulink建模

碼NCO原理和載波NCO原理類似。頻率控制字在主時鐘的控制下進行累加，它與輸出的頻率()成正比，產生32倍碼片速率的時鐘頻率驅動C/A碼產生模塊。

2.4 C/A碼產生模塊

C/A碼產生模塊的Simulink建模如圖5所示。

C/A碼發生器在碼時鐘()的控制下運行，C/A碼類型用于控制不同的C/A碼，碼相位延時控制碼相位，碼相位延遲可以精確到1/32碼片。

2.5 碼相關模塊的設計

碼相關模塊的的Simulink建模如圖6所示。

碼相關模塊完成復數下變頻輸出的I、Q值與碼產生模塊輸出的C/A碼的相關運算和累加，輸出的累加值用于后端的捕獲、跟蹤等處理。

圖5 C/A碼產生模塊的Simulink建模

圖6 碼相關模塊的Simulink建模

3 實驗結果分析

在Simulink/DSP Builder環境下，對設計的相關器進行仿真，系統時鐘為39MHz，載波NCO模塊中頻率控制字M設置為33554432，C/A設置為24號衛星的初始相位。載波NCO模塊、C/A碼產生模塊仿真結果和相關器輸出的相關值如圖7、圖8和圖9所示。

圖7 載波NCO模塊仿真結果

圖8 C/A碼產生模塊仿真結果

圖9 相關器輸出的相關值

由以上結果可知：載波NCO模塊和C/A碼產生模塊的輸出結果和設計想吻合，當相關器本地復現的載波頻率，C/A碼和接收到信號的載波頻率，衛星的C/A碼一致時，相關器輸出一個最大的相關值，根據設置的判決門限，處理讀取相關值進行判決該衛星是否被捕獲。仿真結果證明相關器設計正確。

4 結論

本文詳細介紹了GPS相關器的設計，并在Simulink/DSP Builder開發環境下對相關器各個功能模塊進行建模和仿真。仿真結果表明：相關器設計正確。將設計好的模塊轉換得到Verilog代碼，利用Alteral公司提供的開發工具Quartus對Verilog代碼進行綜合，可以直接下載到FPGA里運行。本文設計的單通道相關器可以直接運用于GPS接收機系統設計中。該設計避開了傳統基于硬件描述語言編程的設計方法，利用DSP Builder提供的模塊進行建模，使得整個設計工作更加簡單，高效，縮短了系統的開發周期，節約了成本。

[1]Wang Ershen, Zhang Shufang, Hu Qing.GPS Corre1ator Research and FPGA Imp1ementation[J].Journa1 of System Simu1ation，2008，20(13)：3582-3585.

[2]Borio D, O’Drisco11 C, Lachape11e G.Composite GNSS signa1 acquisition over mu1tip1e code periods[J].IEEE Trans.on Aerospace and E1ectronic Systems，2010，46(1)：193-206.

[3]Zhang Bochuan; Zhang Qishan.Research on the Key Issue about High Dynamic Receiver[J].Acta E1ectronica Sinica，2003，12：1844-1846.

[4]C1ifford Ke11ey, Doug1as Baker.GPS Open Source Software for 1earning about GPS.Proceeding of ION GNSS the 18th Internationa1 Technica1 Meeting of the Sate11ite Division, Long Beach, CA, The Institute of Navigation,Inc，2005：2800-2810.

[5]E Kap1an, C Hegarty.Understanding GPS: Princip1es and App1ications, Second Edition[M].Massachusetts, US:Artech House, Inc.2006.

[6]Frai D M.A fast acquisition CDMA receiver for burst transmission system.The 11th IEEE Internationa1 Conference on ICECS，Sheraton Moriah Te1-Aviv，2004.