高斯噪聲源電路的設計與實現

吳 帆，李會方

（西北工業大學 陜西 西安 710129）

在硬件實現的跟蹤系統中，經常需要高斯噪聲信號源來提供噪聲。傳統的高斯噪聲大多在基于DSP的軟件系統上生成，其產生速度比硬件系統工作頻率要慢很多，且不利于SOC（system on chip）的集成。通常，在這樣的系統里有大量的運算與邏輯操作（例如，硬件粒子濾波系統），高斯源作為噪聲模塊只是很小的一個功能塊，因此設計時需要盡量減少噪聲源占用的資源，以便將有限的FPGA的資源盡量留給其他計算模塊[1]。然而，噪聲的精度卻對最終的跟蹤結果精度有著直接影響，因此要想獲得高精度的跟蹤結果必須改善噪聲的精度。為了獲得占用資源少、精度高的高斯噪聲源電路，設計了本文的高斯噪聲產生方案。該方案由Verilog HDL編程，可移植性強，可作為功能模塊移植到其他系統中產生高斯噪聲。

1 方案選擇

為了獲得高斯噪聲，通常采用數字合成方法[2]，首先產生均勻分布的偽隨機數噪聲，然后通過一定的轉換方法獲得高斯白噪聲。

均勻分布的偽隨機數產生已經有較長的研究歷史，主要的方法有：線性同余法、m序列產生法、logist 方程法、進位加方法[3]。FPGA具有并行計算的優勢，可以勝任基本邏輯、簡單加減法、大小比較、多路選擇和時序邏輯等操作。通常FPGA采用查找表實現組合邏輯運算，當組合邏輯過于復雜時，往往需要使用多級查找表來完成運算，大大降低速度，如乘除法[4]。因此用FPGA實現偽隨機數發生器，算法應該盡量簡單，并盡量不要使用乘除法。考慮到以上因素，本設計采用m序列產生法，該算法具有簡單、產生速度快、可重復性強的特點，并且得到的偽隨機序列周期較長。將均勻分布的隨機序列轉化為高斯分布的隨機序列的方法主要有函數變換法、中心極限法、查找表法3種[5]。前兩種方法都使用到了復雜的運算，在FPGA上實現時需要占用較多的邏輯資源。查找表法通過圖1所示的均勻噪聲和高斯噪聲之間的映射關系建立查找表，通過查表方法得到對應高斯噪聲。若對每個均勻輸入都建立查找關系，則對于n位的均勻噪聲輸入需要建立2n大小的查找表，查找表大小隨著輸入位數增加成指數增長。當為了增加精度而提高n時，查找表大小迅速增長到不能接受。文獻[2]利用折線來逼近映射曲線，查找表里存儲折線的偏移和斜率，從而減少查找表的大小。觀察圖1發現曲線在高斯噪聲絕對值小的地方斜率小，在絕對值大的地方斜率大。如果采用均勻量化的方法，則在高斯噪聲絕對值越大的地方精度越差。要想得到更高精度，就要增加均勻量化級數，增大查找表[6]。文中引入非均勻劃分的思想，在斜率較小的地方，用較少的折線逼近映射曲線，在斜率大的地方，用更多的折線逼近映射曲線，這樣可以在不增加查找表大小的情況下改善精度。

文中的安排如下：在第2節中給出了均勻偽隨機數的實現過程。第3節詳細描述了本文的非均勻劃分的方法和尋址方式。在最后1節，給出了設計結果和結論。

圖 1 （0，1）均勻分布與（0，1）高斯分布的映射關系Fig.1 Mapping relationship between （0，1） uniform distribution and（0，1） Gaussian distribution

2 均勻分布偽隨機數產生

m序列是最長線性反饋移位寄存器的簡稱[7]，它是由帶線性反饋的移位寄存器 （Linear Feedback Shift Register，LFSR）產生的周期最長的序列。m序列的每個狀態可以看成對應一個隨機噪聲，當m序列使用n級寄存器時，對應的均勻噪聲的重復周期最大為2n-1。為了生成m序列，需要選擇合適的反饋節點使得輸出序列最長。反饋節點的選擇決定了輸出序列的周期。例如：對于一個3位寬的LFSR，如果選擇節點 [1，2]，輸出將在2個值間循環。相比，如果選擇節點[0，2]，輸出值的周期可以達到23-1個。表1給出了不同位寬時的LFSR達到最大周期時節點的選擇。

表1 最長周期的LFSR的節點選擇Tab.1 Taps for maximal length LFSRs

對于采用異或門作為反饋的LFSR，當進入所有位狀態為邏輯0時，輸出將阻滯在全0狀態。為了避免在電路進入這種全0狀態，我們對常規的LFSR電路稍微做了一點改進，使得當電路進入全0時，將自動跳轉到合法狀態繼續運行。圖2以n等于8為例給出了本人LFSR的電路。

圖2 8位的LFSR實現電路Fig.2 Implementation circuit for 8 bits LFSR

從m序列的實現過程來看，相鄰的兩個輸出值間相關性很強，這必然影響到均勻噪聲信號的獨立性，為了減少這種相關性，可以采取L個LFSR并行工作，分別給予每個LFSR不同的初始種子，再從L個輸出中抽取一個作為均勻噪聲序列的輸出。參考文獻[5]，選擇LFSR的位寬n=32，并行運行L=6個LFSR來產生均勻分布噪聲序列。

3 高斯噪聲產生方

圖1的映射關系可以用函數表示為：

式中x為均勻隨機變量，y為高斯隨機變量。隨著高斯噪聲y的絕對值增大，用來逼近曲線的直線的斜率也增大，若使用均勻分段的折線來逼近映射曲線，則高斯噪聲絕對值越大的地方，用來逼近映射曲線的斜率越大，由于逼近所帶來的誤差越大。因此，使用非均勻劃分的方法，在高斯噪聲絕對值小的地方采用更少的直線來逼近，相反，在高斯噪聲絕對值大的地方，采用更多的直線來逼近，這樣在逼近直線總數不變的情況下，改善噪聲的精度。同時，均勻噪聲與高斯噪聲之間的映射關系曲線關于點 （0.5，0）對稱，因此只考慮橫坐標位于（0.5，1）的情形，從而節約一半的存儲空間。對于橫坐標位于（0，0.5）的情況，可以通過適當轉換獲得。以8位的輸入為例來解釋本文的非均勻劃分方法和尋址方式。首先，選擇1-2-n（1≤n≤8）作為邊界點來劃分曲線，總共劃分為7段，每一段對應一個存儲空間，如圖3所示。

為了對這7段空間進行尋址，設計圖4的尋址電路，該尋址電路具有收縮的特性[8]，隨著地址增長，2個相鄰地址對應的輸入x間的距離越來越小。當x7=1時，對應x坐標大于0.5，尋址電路中間部分可以視為通路，電路直接尋址取得直線斜率和偏移后通過計算模塊獲得高斯噪聲輸出。當x7=0時，通過多路選擇器對尋址做相應變換，同時x7作為控制信號，控制計算模塊結果取反。

圖3 映射曲線非均勻分區示意圖Fig.3 Diagram of nonuniform partition to mapping curve

圖4 尋址電路Fig.4 Addressing circuit

4 仿真結果

文中采用XILINX公司的Virtex5系列的XC5VLX50T芯片上實現了上述設計，設計主要占用了2%的可配置的SLICE和一塊片上 BRAM，實現了±4σ的高斯噪聲源，將5 000點的輸出結果導入到Matlab里并繪制直方圖，得到如圖5所示。

由圖可以看出，生成的噪聲序列密度函數基本符合高斯分布，達到了設計要求。

5 結束語

高斯源噪聲作為最常用的噪聲源之一，經常被應用于各種需要加噪處理的系統和算法。相對于傳統的高斯噪聲源來說，基于FPGA的非均勻折線逼近的高斯噪聲源具有高速、占用資源少、精度高、可移植性強的優點。容易作為IP核，移植到高速的數字系統中。

圖5 輸出噪聲序列直方圖Fig.5 Histogram of the output noise sequence

[1]Vasilescu G.Electrocnic noise and interfering signals：principles and applications[M].Berlin：Springer-Verlag，2005.

[2]艾余雄，寇艷紅.一種基于FPGA的高斯白噪聲發生器的設計與實現[J].遙測遙控，2009，30（6）：36-40.

AI Yu-xiong，KOU Yan-hong.Design and implementation of a FPGA-based Gauss noise generator[J].Journal of Telemetry，Tracking and Command，2009，30（6）：36-40.

[3]劉正高.標準均勻隨機數的產生方法分析 [J].航天標準化，1996，13（5）：11-13.

LIU Zheng-gao.Standard uniform random number generation method analysis[J].Standardization of Aerospace，1996，13（5）：11-13.

[4]Wolf W.FPGA-based system design[M].Princeton：Prentice Hall PTR，2004.

[5]王林，芮國勝，田文飚.基于FPGA的高斯白噪聲生成[J].現代電子技術，2011，34（3）：104-106.

WANG Lin，RUI Guo-sheng，TIAN Wen-biao.Gaussian white noise generating based on FPGA[J].Modern Electronics Technique，2011，34（3）：104-106.

[6]汪春霆，李修國，王愛華.基于FPGA的高精度高斯白噪聲產生方法[J].北京理工大學學報，2010，30（4）：474-477.

WANG Chun-ting，LI Xiu-guo，WANG Ai-hua.Method to generatehigh-preciseGaussiannoisebasedonFPGA[J].Transactions of Beijing Institute of Technology，2010，30（4）：474-477.

[7]Lee D U，Wayne L，Villasenor J D，et al.A hardware Gaussian noise generator using the Box-Muller method and its error analysis[J].IEEE Trans.on Computers，2006，55（6）：659-671.

[8]Lee D U，Wayne L，Villasenor J D，et al.A hardware Gaussian noise generator using the Wallace method[J].IEEE Trans.on Very Large Scale Integration （VLSI） systems，2005，13（8）：911-920.