一種高線性度CMOS柵壓自舉采樣開關

楊 揚，王 軍，鄧茗誠

（西南科技大學 信息工程學院，四川 綿陽 621000）

0 引言

模數轉換器是將模擬信號轉換為數字信號的接口電路。它是連接模擬信號和數字處理電路的橋梁。隨著數字信號處理技術和DSP處理器的發展。模數轉換器也必須向高速高精度發展，而此類模數轉換器通常采用流水線結構。采樣保持電路作為流水線模數轉換器的核心單元，其性能指標直接決定整個模數轉換器的性能。隨著采樣速度和精度的不斷提高，傳統的采樣開關已經無法滿足要求。柵壓自舉采樣開關具有良好的采樣精度和線性度，已經成為采樣開關的首選。本文首先分析了影響（MOSFET，Metal-Oxide -Semiconductor Field Effect Transistor）采樣開關性能的非理想因素，接著提出了一種新型的柵壓自舉采樣開關，最后通過仿真驗證，結果顯示這種開關的線性度高[1-4]。

1 影響采樣開關性能的非理想因素

最簡單的MOSFET采樣保持電路只需要一個N型MOSFET和負載電容HC 就可以實現，如圖1所示。CK為高電平時N型MOSFET開關導通，outV 跟隨inV進行采樣，對負載電容HC 進行充電。CK為低電平時N型MOSFET開關截止，HC 保持為采樣電壓，完成一次采樣保持過程。

1.1 開關導通電阻

開關在導通情況下可以等效為一個阻抗為onR的電阻，在開關設計中開關導通電阻的非線性在很大程度上影響著開關的線性特性。N型MOSFET采樣開關的導通電阻可由式(1)表示：

圖1 簡單的采樣保持電路

1.2 溝道電荷注入

當開關導通時，溝道中的電荷可以表示為：

當開關斷開后，溝道中的電荷通過源、漏端流出。注入到右邊的電荷使得保持在HC 上的采樣值發生了變化。假設注入到采樣電容HC 上的電荷占溝道中的電荷的比例為k。則由溝道電荷而引起的采樣值的變化為：

因此電荷注入而引起的誤差與輸入電壓inV相關，這樣就會造成采樣保持電路的非線性誤差。

1.3 時鐘饋通效應

時鐘跳變也會通過柵漏或柵源電容耦合到HC上。由時鐘饋通效應而引起的采樣值的變化為：

2 采樣開關設計

柵壓自舉采樣開關是用在采樣保持電路前端以提高采樣電路信號線性度的開關電容電路，它通過采用預充電的電容穩定開關管的過驅動電壓，因而可以獲得良好的線性度[7-8]。

圖 2為本文所設計的柵壓自舉采樣開關，M11在單個時鐘CK的控制下實現采樣開關的功能。

工作原理如下：CK為低電平時，M10導通，M11的柵極通過M7和M10接地，M11斷開。同時，M3和M6導通，對C3充電直至其電壓等于Vdd，M8和M9在C3充電的時候保持斷開，對M11進行隔離。CK為高電平時，M3、M6斷開，M8和M9導通，這樣C3上電壓就被加到M11的柵源兩端，存儲在電容C3上的電荷保持不變，使得M11柵源保持Vdd的壓差。即對M11來說=，不受輸入信號的影響。

根據式（1），此時導通電阻為：

圖2 柵壓自舉采樣電路

可以看出與式（1）相比,導通電阻onR 變成一個與輸入信號inV 無關的電阻,線性度得到了很大的提高。

此外，M12是虛擬管，用來減小 M11的電荷注入和時鐘饋通。其原理如下：當 M11斷開后，M12導通，M11溝道中原本會注入到HC 上的電荷將被M12吸收。

3 仿真驗證

采用華潤上華0.13 um標準數模混合工藝，采用 Cadence軟件對電路進行了仿真。電源電壓為1.2 V，輸入信號為50 MHz正弦波，峰峰值為600 mV，采樣時鐘頻率為 500 MHz，時鐘上升下降時間為0.1 ns，在溫度27℃、TT工藝角下分別對柵壓自舉采樣開關進行了仿真。

圖3是柵壓自舉采樣波形的采樣波形。柵壓自舉采樣開關的采樣精度高，波形理想。

圖3 柵壓自舉采樣開關輸入輸出波形

圖4是柵壓自舉采樣開關輸入信號變化時，采樣開關柵壓變化的仿真波形。采樣開關的柵壓隨輸入信號變化而等量改變，所以采樣開關導通時，柵源電壓基本保持不變，不受輸入信號幅度的影響，線性度高。

圖4 柵壓自舉采樣開關的柵源電壓仿真波形

4 結語

分析了影響MOSFET采樣開關的非理想因素，提出了一種高線性度柵壓自舉自舉采樣開關。采用預充電的電容穩定開關管的過驅動電壓，消除了采樣開關因輸入電壓引入的非線性以及溝道電荷注入的影響。仿真結果表明所涉及的的柵壓自舉采樣開關可以應用于高速高精度模數轉換器中。

[1] 胡曉宇,周玉梅.一種用于 14bit50MHz流水線模數轉換器的 CMOS采樣開關[J].半導體學報,2007,28(09):1488-1493.

[2] 唐江波,王寧章,盧安棟,等. 一種高增益低功耗 CMOS LNA設計[J].通信技術,2011,44(04):175-178.

[3] 秦國賓,王寧章. 2.4GHz CMOS線性功率放大器設計[J].通信技術2010, 43(09):170-173.

[4] 王偉峰,夏立誠,王文騏. 高速寬帶應用的毫米波 CMOS集成電路[J].信息安全與通信保密,2007(06):70-73.

[5] RAZAVI B.Design of Analog CMOS Integrated Circuits[M].陜西:西安交通大學出版社,2003.

[6] ALLEN P E, HOLBERG D R. CMOS Analog Circuit Design[M].北京:電子工業出版社,2010.

[7] ANDREW M A, PAUL R G. A 1.5V 10bit 14.3 MS/s CMOS Pipeline Analog to Digital Converter[J]. IEEE J Sol sta cire, 1999,34(05):599-606.

[8] DESSOUKY M, KAISER A. Input Switch Configuration Suitable for Rail-to-rail Operation of Switched Opamp Circuits[J]. Elec Lett, 1999,35(01):8-10.