基于FPGA的GNSS接收機抗干擾的設計

何 訸 張旭東

(電子科技大學 成都 611731)

1 引言

雖然如何擺脫敵方的干擾仍是一個很難解決的問題，但是經過研究人員多年的研究，在如何解決抗干擾問題上取得了巨大的成果。其主要思想是將數字信號處理技術應用到衛星導航接收機，通過數字信號處理技術對衛星接收信號經過濾波處理來抑制干擾，降低干擾對衛星導航系統的威脅，從而提高衛星導航系統抗干擾性能。其中包括應用于窄帶干擾抑制的窄帶和應用于寬帶干擾抑制的寬帶干擾抑制技術。

2 GNSS接收機抗干擾原理

對GNSS接收機產生影響主要是窄帶干擾和寬帶干擾，所以，可以分別使用頻域抗干擾和空域抗干擾技術分別對窄帶干擾和寬帶干擾進行抑制。

2.1 頻域抗干擾的基本原理

由于GNSS是擴頻信號，其功率要比噪聲的功率還要低30dB，也就是說信號完全被噪聲淹沒。所以，在沒有干擾的影響下，接收到的衛星信號從頻譜上來看是平坦的。若接收到的信號含有干擾信號，特別是在含有強的窄帶干擾信號的情況下，接收到的衛星信號的頻譜不會再是平坦的，在干擾頻點對應的幅度譜線會很大。所以，通過計算接收機接收到的衛星信號的頻譜，就能夠很容易的把窄帶干擾的信號頻點檢測出來。

頻域抗干擾的框圖如圖1所示。

圖1 頻域抗干擾原理圖

2.2 空域抗干擾的基本原理

頻域抗干擾技術能夠很好的抑制帶寬不是很寬的點頻干擾或者窄帶干擾，但如果干擾信號是一個寬帶信號，頻域抗干擾技術就起不到應有的作用。因此，我們可以采用空間濾波器對干擾信號進行抑制。

在數字信號處理中，可以利用橫向濾波器對離散時間信號進行濾波，可以使信號的某些期望頻率成分通過濾波器，抑制其它頻率成分，類似地，利用空域濾波器處理陣列接收信號，通過改變濾波器的權值，可以使某些期望方向的信號通過濾波器，同時抑制其它方向的濾波器，如圖2所示。

圖2 空域濾波器框圖

3 GNSS接收機抗干擾模塊設計方案

頻域抗干擾和空域抗干擾有各自的優缺點，頻域抗干擾對窄帶干擾抑制明顯，對寬帶干擾抑制效果不好，而空域抗干擾對寬帶干擾有很好的抑制效果，但同時空域抗干擾對期望信號與干擾信號之間的夾角有要求，當干擾信號與期望信號之間夾角很小時，抑制干擾信號的同時也會使期望信號的功率受到衰減。而頻域抗干擾沒有角度的要求。所以采用單一的抗干擾技術無法應付所有類型的干擾。應該把這些抗干擾技術有效的結合起來，使接收機在復雜的環境下進行有效的抑制干擾。

3.1 頻域和空域的級聯方案及仿真

3.1.1 頻域和空域的級聯方案

進入陣列的信號首先經過頻域抗干擾將窄帶干擾濾除，而寬帶干擾則由空間濾波器來濾除。在這種級聯的方式下，兩個抗干擾模塊之間的分工很明確，頻域抗干擾技術抑制窄帶干擾，而空間濾波器抑制寬帶干擾，這樣可以避免用空域干擾來抑制與期望信號夾角比較小的窄帶信號，減少接收到的有用信號的衰減，這種級聯的方式有效的發揮頻域和空域抗干擾的各自優勢，并且盡量避免這兩種抗干擾技術的缺點。其框圖見圖3。

圖3 頻域-空域聯合抗干擾框圖

3.1.2 Matlab仿真結果

由仿真結果可以得出級聯的方案是可行的，能夠很好的抑制干擾。

3.2 頻域抗干擾的模塊的算法設計

頻域抗干擾模塊是基于圖1設計的。

圖4 頻域與空域級聯方案仿真圖

3.2.1 加窗重疊的FFT算法

FFT變換隱含了對長度為N的截斷序列進行周期拓展，如果截斷后序列在邊界不連續，則會導致信號經過FFT變換之后出現能量泄露，從而使窄帶干擾信號的能量對臨近的頻譜產生嚴重的污染。為了減輕FFT變換的能量泄露問題，常用的方法是在對信號進FFT之前進行加窗，在方案中我們選用1024點海明窗函數，窗函數的引入使得截斷序列的邊界變得平滑，因此，可以減少FFT變換帶來的能量泄露問題。但是，由于窗函數的引入也使得信號波形產生失真，在此采用N/2重疊相加法來減輕加窗給信號波形帶來的失真。

3.2.2 干擾抑制算法

由于該接收機是工作在強干擾的情況下，故本方案頻域抗干擾抑制模塊采用門限檢測算法，它只對高于門限值的譜線進行處理，當輸入信號沒有干擾的時候，就不會存在高于門限的譜線，門限不會對譜線做任何處理，所以不會對信號產生失真。同時該算法也很容易硬件實現。

3.2.3 Matlab仿真結果

由圖5可以看出，頻域抗干擾模塊很好的完成了窄帶干擾的抑制。

圖5 Matlab仿真結果

3.3 空域抗干擾模塊的算法

寬帶干擾的一種干擾抑制方式就是利用數字波束形成的方法，即采用空域濾波的方法在寬帶干擾信號的方向上形成零點。Gecan 和Zoltowski［3，4］提出利用功率最小化準則的自適應調零天線方案，采用標準的空域濾波方案，并優化了這類算法，提出直接估計梯度的算法，加速算法的收斂，使其適用于移動環境。

功率倒置算法不需要任何的先驗信息，它是將輸入信號的加權作為誤差信號，使輸出的均方誤差最小，該算法對低于噪聲的信號不敏感，但能在干擾信號的來向上產生零陷，且干擾信號越強，零陷越深。同時它對期望信號不會產生太大的衰減，所以在空域抗干擾模塊中采用功率倒置算法。后面的仿真也驗證了功率倒置算法能夠有效的抑制干擾。

3.3.1 功率倒置算法

M元功率倒置自適應陣結構如圖2所示，陣列輸入信號矢量為 x=［x1，x2，…，xM］T，ωi為各路加權系數，權系數矢量為 ω =［ω1，ω2，…，ωM］T，陣列輸出信號為y=ωxH，陣列輸出功率為:

其中，Rxx=E(xxH)為接收信號矢量的自相關矩陣。功率倒置算法是基于線性約束最小方差準則建立起來的，其約束條件為 ωHs0=1，其中 s0=［1，0，…，0］T，則其約束條件變成ω1=1，即要求第1支路的加權系數始終為1，這樣就保證了在輸出功率為最小的情況下，不會得到加權系數全為零的無意義解。

根據以上分析，功率倒置算法的加權系數ω要滿足:

為了避免矩陣求逆運算，可以先設置一個加權系數初值ω(0)，然后利用最陡梯度下降算法，沿著Pout減小最快的方向自適應調整ω，最終可以得到功率倒置算法的遞推公式:

3.3.2 Matlab仿真結果

本方案陣列天線采用四元加芯Y陣，仿真了兩種干擾情形:a.接收信號中含有兩個干擾信號，其方位角和仰角分別為(30°，20°)和(130°，50°);b.接收信號中含有三個干擾信號，其方位角和仰角分別為(30°，20°)、(130°，50°)和(330°，50°)，形成的干擾抑制立體圖見圖6(a)和圖6(b)。

從仿真的結果可以看出，功率倒置算法對強干擾信號抑制大約55dB左右，使得干擾功率也可以下降到噪聲功率以下。由此可知，功率倒置算法可以適合作為空域抗干擾的算法。

圖6 不同干擾下的方向圖

4 抗干擾模塊的FPGA實現

抗干擾模塊是在GNSS接收機的基帶信號處理板上實現的。方案中采用的FPGA芯片是ALTERA公司的EP2S90F780I4N。

4.1 頻域抗干擾算法的FPGA實現

首先把窗函數存放在ROM中，然后讀出數據與輸入數據相乘，得到的結果進行FFT變換，FFT變換可以調用ALTERA公司的IPCORE?？梢钥s短設計的時間。

圖9 IFFT的時序圖

4.2 空域抗干擾算法的FPGA實現

空域抗干擾采用的是功率倒置算法.主要是由權值更新子模塊和加權子模塊來實現，圖10顯示了由Synplify綜合后得到的RTL級電路圖，權值更新模塊是電路中最核心的部分，功率倒置算法主要在它的內部實現，圖11顯示了權值更新的RTL級電路圖。

4.3 空頻聯合抗干擾的FPGA實現

前文分別論述了頻域抗干擾的FPGA和空域抗干擾的FPGA實現，以及已經給出的頻域空域級聯的方案。只需要把頻域和空域抗干擾模塊組合起來就可以實現既定的功能。四路經過DDC的數據首先分別送到四個頻域抗干擾模塊，抑制窄帶干擾，然后送到空域抗干擾模塊進行寬帶干擾抑制。

圖12 硬件實現與仿真方向圖對比

將經過抗干擾模塊處理過的信號送到捕獲跟蹤程序中，能夠正確的捕獲和跟蹤到GNSS信號，這說明抗干擾模塊起到了抗干擾作用，達到了預期的效果。

5 結束語

GNSS抗干擾接收機是GNSS接收機研究領域的一個熱點問題，存在不少難點。利用本文提出的空域-頻域級聯的抗干擾方案可以有效的抑制干擾，可以為后續的定位解算功能提供干凈的衛星信號。但是，本方案還是有缺點，特別是針對寬帶干擾與期望信號夾角很小的時候，功率倒置法在衰減信號的同時也會損失期望信號的功率，倒置信號的信噪比下降，為后續的處理帶來難度。

［1］龔耀寰.自適應濾波——時域自適應濾波和智能天線［M］.北京:電子工業出版社，2003，36－304.

［2］Elliott K.GPS原理與應用(邱致和，王萬義譯)［M］.北京:電子工業出版社，2004，90－150.

［3］M.D.Zoltowsli and A.S.Gecan.Advanced Adaptive Null Steering Concepts for GPS［C］.Milcom 95，1995，3:1214－1218.

［4］A.S.Gecan and M.D.Zoltowski.Power Minimization Techniques for GPS Null Steering Antennas［C］.Institute of Navigation(ION)Conference，Palm Springs，CA，Sept.1995，13－15.

［5］王運東，徐錦，李軍.GPS接收機系統抗干擾技術［J］.船舶電子工程，2006，26(3):31－35.

［6］陳新富，谷春燕，易克初.DS/SS通信系統多個窄帶干擾消除算法研究［J］.系統工程與電子技術，2003:1015－1019.

［7］李洪偉，袁斯華.基于 Quartus II的 FPGA/CPLD設計［M］，北京:電子工業出版社，2006.

［8］FFT MegaCore Function User Guide［M］.Mega-Core Version 8.0， Altera Corporation，April 2006.