OFDM同步算法的FPGA實現*

曹宏徙，宋學瑞，楊 滔

（中南大學 信息科學與工程學院，湖南 長沙 410075）

正交頻分復用技術OFDM （OrthogonalFrequency Division Multiplxing）是一種特殊的多載波傳輸方式，具有抗多徑能力強、頻譜利用率高、適合高速數據傳輸等優點，因此已被廣泛地應用于最新的無線通信系統中[1]。IEEE802.11a的無線局域網標準中也將OFDM調制技術確定為其物理層標準。然而，OFDM對同步錯誤非常敏感，尤其對載波頻率偏移和相位噪聲非常敏感，因此需要在時間和頻率上進行同步，以使系統克服多普勒效應，從而獲得良好的性能[2]。

本文的同步算法是基于IEEE802.11a的長訓練序列和短訓練序列，并通過FPGA來實現的。短訓練序列的主要作用是進行信號檢測、符號定時和粗頻率偏差估計，它由l0個重復的短訓練符號組成；長訓練序列主要是通過滑動相關來獲得精確的頻率偏差估計和信道估計，由兩個重復的長訓練符號組成[3]。

1 OFDM系統模型[4]

OFDM系統框圖如圖1所示。

一個OFDM系統的基帶信號可以表示為：

圖1 OFDM系統框圖

其中，S（k）表示在第 k個載波上調制的數據，N表示 IFFT的點數。接收端的接收信號可以表示為：

其中，θ為整數時間偏移量，ε為子載波間隔歸一化的頻率偏移量，w（n）表示高斯白噪聲，功率為 σn2。

其中，h（m）表示信道沖激響應。

2 時間和頻率算法原理

[3]中，定時估計函數 M（d）定義為：

其中，

由于該方法存在很大的平臺區域，本文在SC算法的基礎上進行符號同步以獲得更好的定時同步。將接收的數據與本地短訓練符號的共軛復數相乘并累加，可以得到相關系數為：

對于IEEE802.11a系統，Ds=16，它為短訓練符號的周期長度。當|Ck|的峰值到來時，表示此時為一個短訓練符號的結束。當|Ck|出現最后一個峰值時，表示短訓練符號的結束或者長訓練符號的開始。

粗頻偏估計為：

為了提高載波同步的準確性，可以采取多次估計求平均：

得到粗頻偏以后，對接收數據進行頻偏補償，即用接收到的數據乘 以 e-j2πε^nT。

同樣，利用長訓練序列可以估算出細頻偏：

其中，DL=64，為長訓練符號的長度。

3 硬件實現

3.1 幀同步實現

幀同步的RTL如圖2所示。幀同步模塊主要由數據緩存、主控制、延遲相關能量計算、相關窗口能量計算和幀搜索5部分組成。

數據緩存模塊主要是通過移位寄存器實現，可調用Xilinx公司的RAM-based Shift Register IP Core。延時相關能量計算模塊負責計算，硬件實現上經過延遲相關計算、相關累加計算和幅值簡化計算。相關窗口能量計算模塊負責計算，硬件實現上與延時相關模塊類似。幀搜索模塊主要完成數據分組起始位置的近似估計。

3.2 載波同步實現

（1）粗頻偏估計以及補償

在計算式（9）時，取 N=4，即首先利用 5個重復短訓練符號進行延時相關計算，然后進行累加求和，接著將此結果送入角度估計模塊得到4組角度偏差估計，最后求取4次角度偏差的平均值，從而得到較準確的角度偏差值。

載波頻率同步模塊的RTL如圖3所示。整個模塊分為數據分流、數據緩存、載波粗頻偏估計、載波粗頻偏補償和數據聯合輸出。

相角估計采用CORDIC IP核，將其配置成arctan模式，即輸入復數信號，輸出其相位值。頻偏補償因子可由配置成sin&cos模式的CORDIC IP核完成。

（2）細頻偏估計以及補償

此模塊與粗頻偏估計以及補償模塊類似。

3.3 符號同步的實現

符號同步的RTL如圖4所示。符號同步可以分為量化、匹配濾波和符號輸出3部分。

圖2 幀同步硬件實現框圖

圖3 載波同步硬件實現框圖

圖4 符號同步硬件實現框圖

量化是為了簡化硬件實現，由于負數乘法需要占用很多的器件資源，因此將接收到的信號量化為{1，-1}，即大于0的量化為 1，小于0的量化為-1。匹配濾波模塊主要負責尋找各個短訓練符號的結束點。

4 仿真實驗與性能分析

本文對各模塊的設計均采用Verilog HDL語言，并在Xilinx公司的集成設計環境 ISE中完成各模塊的RTL設計，選擇Virtex5系列的XC5VFX70T FPGA作為目標器件。用 ModelSim SE 6.0d完成功能仿真以及后續的時序仿真，然后采用ISE中的XST完成綜合過程。同步仿真結果如圖5所示。第1、第2行分別為時鐘信號和復位信號，第3、4行為信號的輸入，第 5行為分組檢測同步，第6行為短訓練序列的粗頻偏估計值，第7行為當peak_counter=9時判斷為段訓練符號的結束點，第8行為高電平時表示輸出一個符號的有效時間，第9行為長訓練序列的細頻偏估計值，最后兩行表示數據的輸出。設計中采樣頻率為80 MHz，相位累加位寬為24 bit，則估計的載波頻偏為：

與輸入的325 kHz基本相符，剩余頻偏產生的相位偏移可在頻域中用導頻來糾正。

本文提出了一種比較完整的針對IEEE802.11a的同步算法，并詳細闡述了各模塊的具體FPGA實現方法，不僅提高了同步的精度，而且在實現時考慮到了資源的節省并對算法進行了一些簡化，滿足了突發OFDM系統中基帶處理的要求。

參考文獻

[1]Xie Yongjun， Hu Xiaoyi， Xiao Jing， et al.Implementation of timing synchronization for OFDM underwater communication system on FPGA[C].ICASID，2009：568-570.

[2]GARCIA J，CUMPLIDO R.On the design of an FPGA based OFDM modulator for IEEE 802.11a[C].ICEEE and CIE， 2005：114-117.

[3]陳霞，章堅武.基于IEEE802.11a OFDM同步算法的FPGA 實現[J].無線電工程，2007，37（7）：55-57.

[4]汪裕民.OFDM關鍵技術與應用[M].北京：機械工業出版社，2006.

[5]SCHMIDL T M，COX D C.Robust frequency and timing synchronization for OFDM [J].IEEE Transanctions on Communications，1997，45（12）：1613-1621.