LDMOS模型設計及參數提取

文 燕

（深圳方正微電子有限公司，廣東 深圳 518116）

1 高壓LDMOS器件的物理特性

建立一個精確的器件模型要基于對相應器件物理特性的深刻理解。因此，我們先簡要分析高壓LDMOS的器件結構和特殊的物理效應，為準確建模工作的展開打好基礎。一個N型LDMOS器件結構如圖1所示，LDMOS是一種雙擴散結構的功率器件，在柵極邊界下沿著橫向形成一個有濃度的溝道，長度為Lch。為了增加擊穿電壓，在有源區和漏區之間有一漂移區，總長表示為Ldr。LDMOS中的漂移區是該類器件與普通MOS區別的關鍵，漂移區的雜質濃度比較低，因此，當LDMOS接高壓時，漂移區呈高阻，能夠承受更高的電壓。圖1所示為LDMOS的多晶擴展到漂移區的場氧上方，充當場極板，會弱化漂移區的表面電場，有利于提高擊穿電壓。除此之外，LDMOS器件的柵氧厚度、結深等也比普通MOS器件厚。

從圖1看出在這種LDMOS結構中，當柵壓為正時，溝道區上方會耗盡，漂移區上方會產生積累層，進一步提升柵壓后，當滿足器件開啟條件并且在漏端加正電壓時，電子會從源端經過溝道區的反型層和漂移區的積累層到達漏端。另外，由于溝道區與漂移區形成P-N結，會產生空間電荷區，使電子只能從非常靠近器件表面處通過，這樣會造成電子在溝道夾斷之前在漂移區上方的積累層產生速度飽和，這就是準飽和現象[1～3]。又由于LDMOS是功率器件，在大電流和大電壓的作用下，功耗要遠大于其他MOS器件，器件工作所產生的熱會造成溝道的溫度上升，遷移率下降，進而造成電流下降，這就是自熱效應。當Vgs大于某一電壓時，隨著電壓的增加，漂移區的耗盡層加寬，使得電流通過漂移區時變得非常擁堵，電流隨著Vgs增加的速度明顯減緩，漂移區電阻變大，隨著漏電壓的增加漏電流出現明顯的下彎趨勢。正是這些特殊結構和固有的物理特性，給LDMOS器件的建模工作帶來新的困難。

圖1 LDMOS結構

2 建模

首先需要了解結型場效應管（結構如圖2）的工作原理，在P型硅片兩側制作兩個N+區，與P型形成兩個PN結。這兩個N+區就是兩個柵極，兩個N+區之間的P區就是溝道，溝道的兩端分別是漏極和源極。在漏極和源極短接的情況下，將兩個柵極聯接在一起，并在柵極與源極之間外接反向偏置的柵源電壓Vgs。因為N+柵區的電阻率遠小于P溝道的電阻率，故兩個PN結的耗盡區都向溝道擴展，從而使溝道電阻增大。由此可見結型柵場效應管JFET基本上是一個受電壓控制的電阻，是一種電壓控制器件。

這些現象跟LDMOS的漂移區的特性很像，所以LDMOS的電路模型就用正常的MOS管與JFET管來替代。具體提參示意圖如圖3，其中gdnoise和gsnoise為電壓控制電阻，FJFET為電流控制電流源，Ex1和Ex2同時控制FJFET。

圖2 結型場效應管

圖3 LDMOS提參等效示意圖

根據圖3，開始提取LDMOS模型的基本步驟如下：

（1）把低壓下的global model與上面建立的macro model組合在一塊導入MBP中，macro model如下：

（2）初始化macro model，可取RD、RS為1/2RDSW；

（3）用短溝、道器件，當Vds=0.1時，Ids-Vgs-Vbs曲線進行擬合得到RD、RS的值；

（4）用短溝道器件，當Vds=0.1時，Vbs=0，Ids-Vgs-Vbs曲線進行擬合得到RDSW、RDSWB的值；

（5）用一組L變化的器件，當Vgs低壓時，Ids-Vds-Vgs曲線進行擬合得到VSAT、AT；

（6）用短溝道器件，當Vbs=0，Vgs高壓時，Ids-Vds-Vgs曲線進行擬合得到PF1、PF2、PF3、PF4…TC1、TC2；

（7）用短溝道器件，當Vbs=-3，Vgs高壓時Ids-Vds-Vgs曲線進行擬合得到prds；

（8）最后對所有模型參數進行調整，直到達到與實測曲線很好的擬合為止。

3 提參分析

設計了一套1.0μm 40V的LDMOS模型版，在CMOS工藝線上流片提取參數。圖4和圖5中的新模型解析值與實測值曲線圖是仿真后數值和實測值的對比結果（解析值為實線，實測值為點）。下面根據圖形，進行結果分析與偏差比較。

圖4是器件在Vds=0.1V、Vgs從0變化到40V時的轉移特性。從圖中可以看出，測量值與解析值整體符合很好。在Vgs=3V到Vgs=6.8V時出現偏差，最大的偏差點出現在Vgs=3.6V，這時，測量值I=2.079×10-5A，解析值I=2.239×10-5A，偏差值為0.16×10-5A，，符合提參標準。

圖5是器件在不同柵壓下，Vds從0變化到40V時的輸出特性對比。在Vgs＞25V時，解析值與測量值在飽和區出現偏差，表現為解析值比測量值平均高出1.661%；在Vgs＞20V時，線性區與飽和區交接處出現偏差，最大偏差值出現在Vds=18V，偏差為0.18×10-2A，，符合提參標準。在Vgs＜20V時，整體符合良好。

圖4 新模型解析值與實測值曲線圖（轉移特性）

圖5 新模型解析值與實測值曲線圖（輸出特性）

圖5的解析值很好地呈現出高壓LDMOS的準飽和現象[4]。圖5中，當柵壓較大時，Vgs從28V到40V時，這時漂移區的耗盡區加大，電子只能從溝道表面很窄的區域到達漏極，這時漏電流Id隨漏源Vgs的變化變得不敏感，且不再是等距的上升，電流增長趨勢變得平緩，出現了因載流子速度飽和引起的電流準飽和現象。

從圖5的解析值還可看出，當Vgs約大于17.5V，Vds約大于20V時，漂移區的耗盡區寬度增大，此時電阻變大，漏極電流下降。也就是說漂移區電阻隨電壓變化而發生變化。與此同時，電流加大，溫度升高，出現了自熱現象。因而我們通過用JFET的特性來代替漂移區，很好地模擬了這種特性。

實驗結果表明，該SPICE模型轉移特性和輸出特性的解析值和測量值符合良好，并且比常規的模型更能反應LDMOS器件的固有特性。

4 結論

本文建立了一種簡便準確且易于工程應用的高壓LDMOS電路模型。該模型不同于以往常規的MOS管模型，而是采用了增強型MOS+FJFET新的電路模型。其中，MOS管模擬LDMOS的MOS管特性，FJFET模擬其他LDMOS特有的特性。通過設計一套1.0μm 40V LDMOS的模型版，在CMOS工藝線上流片提取參數。結果表明，模型解析值與測量值符合良好，而且新模型的解析值很好地體現出了高壓LDMOS的準飽和特性、自熱現象和漂移區的壓控電阻性，也不存在收斂性問題。與常規模型相比，更能反應LDMOS器件的固有特性。該模型的建立可以很好地指導LDMOS器件的工程應用。

[1] AARTS A, DHALLEWEYNN, VAN LANGEVELDE R,et al. A surface potential-based high-voltage compact LDMOS transistor model [J]. IEEE Trans. On Electron Devices, 2005, 52（5）∶ 999-1 007.

[2] 孫玲玲，何佳，劉軍.基于表面電勢的高壓LDMOS晶體管直流模型改進[J].電子器件，2008，31（4）：1 109-1 112.

[3] LIU Chung-Mon, KUO J B. Quasrsaturation capacitance behavior of a DMOS device[J]. IEEE Trans. On Electron Devices, 1997, 44（7）∶ 1 117-1 123.

[4] SU J, FANG J, WU J, et al. Characterization and modeling of a 700V single crystal diffused LDMOS device[J].Microelectronics, 2004, 34（2）∶ 192-194.