RFID系統的串擾分析及消除*

郭桂林，李文鈞

(杭州電子科技大學電子信息學院CAD研究所，杭州310018)

射頻識別技術(Radio Frequency Identification，RFID)是從20世紀80年代起走向成熟的一項自動識別技術［1］。它利用射頻方式進行非接觸式雙向通信交換數據以達到識別目的。基于RFID標簽對物體的唯一標識特性，引發了人們對基于RFID技術的應用研究熱潮［2］，特別是微電子技術中大規模集成電路的發展和高速電路的出現，RFID系統的各方面性能指數增加和成本進一步降低，逐漸的被運用在交通，現代物流，智能家居等各個領域［3］。

隨著RFID系統中信號的頻率的變高、邊沿變陡、電路板的尺寸變小、布線的密度變大，EMC和SI成為電子工程師不可避免的問題。串擾是指有害信號從一個網絡轉移到另一個網絡，它是信號完整性(SI)中的一個重要問題，在數字設計中普遍存在，有可能出現在芯片、PCB板、連接器、芯片封裝和連接器電纜等器件上［4］。如果串擾超過一定的限度就會引起電路的誤觸發，導致系統無法正常工作。因此了解串擾問題產生的機理并掌握解決串擾的設計方法，采取相應的措施使串擾減小到合理的范圍。將串擾原理深入地融入到產品開發尤其是高速PCB設計當中，最終為產品設計提供優化的解決方案，已經成了產品成功的關鍵一環。

1 串擾的基本原理及分類

串擾是信號在傳輸線上傳播時，由于電磁耦合而在相鄰的傳輸線上產生不期望的電壓或電流噪聲干擾，信號線的邊緣場效應是導致串擾產生的根本原因［5］。信號在通過一導體時會在相鄰的導體上引起兩類不同的噪聲信號:容性噪聲信號與感性噪聲信號，也就是說串擾有容性串擾和感性串擾兩種，一般情況下感性串擾要比容性串擾大得多。如圖1所示產生串擾的一方被稱為入侵者(Aggressor)，而另一個收到串擾的被稱為受害者(Victim)。

圖1 串擾中的Aggressor與Victim

圖2表示串擾的形成過程，當兩根平行線平行放在一起，其中一根線中一端有信號源Vs及內阻ZOG，另一端負載阻抗ZLG，回路通過地構成閉環;另一導線中僅有阻抗ZOR和ZLR。當驅動信號(1)通過發射線時，由于發射線和接收線間的寄生電容，會在接收線上產生分別向兩端走向的干擾信號(3);同時，驅動信號通過發射線時會在其周圍產生一個變化的磁場，這個磁場與接收線相交，并在接收線中感應出一個與驅動信號相反走向的干擾電流(2)。干擾電流(2)和(3)就是驅動信號從發射線耦合到接收線上的串擾信號。

圖2 串擾的形成過程

1.1 容性串擾

容性串擾就是信號線間的容性耦合，當信號線在一定長度上靠得較近時發生。如圖3所示的兩根信號線，分別稱為噪聲源和噪聲接收線。由于線間的寄生電容，噪聲源的噪聲就會通過電流注入的形式耦合到噪聲接收線上。這個電流將通過阻抗為Z0的傳輸線向兩邊傳輸，直到它消耗在源內阻ZS和負載ZL上;產生的電壓尖峰值是由Z0決定的，當電流脈沖通過ZS和ZL時，產生的電壓與其阻抗成正比，如果阻抗不匹配，將產生反射。在沒有端接的情況下，在ZL產生的電壓尖峰將非常大，所以，在負載端端接可以大大減小下一個器件輸入端的電壓噪聲。

1.2 感性串擾

干擾線上的di/dt經過互感在受擾線上產生一個電壓，從而激勵了感性耦合電流，即受擾線上感應的噪聲電壓將受到一個阻抗，并激勵相應的電流，而且此電流與干擾線上的電流方向是相反的［6］。所以當此電流在受擾線上分為向前、向后傳播的兩部分時，前向傳播的電流是從返回路徑到信號路徑，而后向傳播的電流則是從信號路徑到返回路徑，如圖4所示。

圖4 感性串擾的傳播路徑

2 RFID系統串擾仿真及分析

圖5是RFID系統中Reader的PCB一部分，Bus信號的時鐘頻率276 MHz，Victim網絡為網絡的正中間的傳輸線，Aggressor網絡為相鄰的網絡，仿真模擬。

圖5 RFLD系統中Read的PCB

2.1 線間距的串擾仿真

線間距從0.1 mm～0.3 mm以0.05 mm為間隔，做線路長度的Sweep分析的結果(圖6)。可以看出串擾大小跟布線間距成反相關的關系，線間距越大，串擾量越小。

圖6 不同線間距串擾仿真

2.2 網絡端接串擾仿真

如圖7上一幅圖是網絡未端接時的串擾量，從中可以看出串擾量峰值可以高達300 mV，對于在低壓工作電路，有可能出現誤動作。而下圖端接電阻以后，串擾的峰值最大為100 mV，說明網絡端接能大大減小串擾量。

圖7 端接與未端接電阻對串擾的影響

2.3 奇模式和偶模式串擾仿真

圖8所示上圖是(EVEN)奇模式的仿真圖，下圖偶模式(ODD)。從中可以看出Receiver遠邊大約有振幅2 V左右的串擾，而ODD方式大約也有振幅2 V左右串擾，但脈動系數遠小于EVEN方式。

圖8 EVEN/ODD模式下串擾仿真

3 降低RFID系統串擾的方法

影響RFID系統串擾的因素不僅僅是以上仿真的幾個方面，但卻是能在實際應用電路中最主要考慮的因素，所以沒有一一列舉所有的影響因素的仿真結果，總結歸納降低串擾的方式如下:

(1)在布線規則允許的情況下，將兩條傳輸線之間的距離增到最大或增加網絡端接來減小串擾;

(2)在設計目標阻抗時，應該盡量使導體靠近地平面，使得傳輸線可以緊密地與地平面進行耦合，這樣可以減小對鄰近參考線的耦合及干擾;

(3)信號采用差分(ODD)布線技術，如系統時鐘信號;

(4)同層的走線正交布線，可以抑制傳輸線的耦合;

(5)最小信號間平行走線的長度，盡量是一些比較短的平行線段，避免長的平行線段;

(6)加大線間距，減小線平行長度，必要時可以圖9所示的jog方式走線，減小容性串擾［7］;

(7)妥善布局，防止布線時出現擁擠;

(8)盡量用上升沿較慢的器件，但是在使用此方法時要非常小心，否則容易產生負面影響［8］。

圖9 jog走線方式

4 結論

本文結合實際的RFID項目，利用Allgro PCB SI仿真電路的串擾信號，提出了如何更好的避免串擾的發生，提高了系統的穩定性和健壯性。同時，在其它的高速電路設計中也有一定的借鑒性。信號完整性問題的引發因素有很多方面，串擾是其中的一個主要的因素，減小串擾就成為信號完整性研究的主要方面。理想說來，降低串擾的方法有很多，但是在高密度和高速電路中，要根據實際的情況來折中各種方法，如果只是為了把串擾減小而不顧實際情況，這樣的做法是沒有意義的。

［1］游戰清，李蘇劍，鄭利強，等.無線射頻識別技術(RFID)理論與應用［M］.北京:電子工業出版社，2004:23-27.

［2］國科辦廳字［1998］82號文件.中國射頻識別RFID技術政策白皮書［R］.北京:中華人民共和國科學技術部等15部委，2006年6月9日.

［3］宋起柱.RFID技術及電磁兼容研究［J］.中國無線電，2005(12):57-60.

［4］Eric Bogatin.信號完整性分析［M］.李玉山，李麗平，譯.北京:電子工業出版社，2006:101-105.

［5］尹建.PCB的電磁兼容性研究［D］:［碩士學位論文］.成都:電子科技大學無線電物理系，2006.

［6］張肅文，陸兆熊.高頻電子線路［M］.北京:高等教育出版社，1993:123-147.

［7］Stephen H Hall，Garrett W Hall，James A McCall.伍微高速數字系統設計［M］.2006:47-55.

［8］后盾.信號完整性分析及其在高速數字電路設計中的應用［D］:［碩士學位論文］.杭州:浙江大學通信與信息學院，2004.