Achronix：22nm設(shè)計(jì)成本有時(shí)會(huì)被高估

記者：你們的FPGA成本只是競(jìng)爭(zhēng)對(duì)手的一半，是什么原因？

答：我們?cè)贔PGA中集成了高帶寬和連接通信技術(shù)硬核IP。使用硬核IP的客戶將可以節(jié)省一部分FPGA資源，否則該部分資源必須用來(lái)實(shí)現(xiàn)通信協(xié)議功能。這意味著在用以實(shí)現(xiàn)這些高帶寬功能的Speedster22i器件中，其芯片面積要大大小于一片可完成相同功能的等量競(jìng)爭(zhēng)對(duì)手的器件。因此，Speedster22i器件可以實(shí)現(xiàn)功率和成本均減半。

我們還可以通過(guò)在Speedster22i FPGA開(kāi)發(fā)中使用來(lái)自于英特爾的硬核IP來(lái)降低設(shè)計(jì)成本。

記者：22nm等新工藝的設(shè)計(jì)費(fèi)用很高，例如掩膜費(fèi)用很高？

答：新工藝的開(kāi)發(fā)費(fèi)用會(huì)更高， 但是， 它也常常被高估。掩膜費(fèi)用是開(kāi)發(fā)FPGA時(shí)的一種正常成本，相對(duì)于巨大而高利潤(rùn)的FPGA市場(chǎng)，掩膜是相對(duì)很小的一種成本。

Achronix器件中的硬核IP給我們的目標(biāo)應(yīng)用帶來(lái)顯著的價(jià)值。我們潛在的商業(yè)機(jī)會(huì)遠(yuǎn)遠(yuǎn)大于22nm和未來(lái)工藝的盈虧平衡點(diǎn)。