Σ-Δ模數(shù)轉換器工作原理及簡單分析

張樂樂 ， 張子陽 ， 張啟升

（1.中國地質(zhì)大學（北京）地球物理與信息技術學院，北京 100083；2.地下信息探測技術與儀器教育部重點實驗室 北京100083）

A/D轉換器是一種用來將連續(xù)的模擬信號轉換成適于數(shù)字處理的二進制數(shù)的器件，傳統(tǒng)的A/D轉換器有雙積分式、逐位比較式以及并行直接比較式等。但是在人類的科學技術發(fā)展中，傳統(tǒng)的A/D轉換器精度已經(jīng)無法滿足人們的需求，數(shù)據(jù)轉換精度的提高已經(jīng)成了必然的要求。目前16位以上的高分辨率的A/D轉換器被人們大量的使用，但是采用傳統(tǒng)的雙積分式或者其他的A/D轉換器無法實現(xiàn)高精度的目標，為了提升采集精度，人們采用了∑-ΔA/D轉換器，在∑-ΔA/D轉換器中，轉換器的模擬部分對電路的占用較小，而且電路比較穩(wěn)定，所以被越來越廣泛地應用于很多儀器中[1]。在∑-ΔA/D轉換器中最核心的部分是∑-Δ調(diào)制器，它采用了遠高于奈奎斯特采樣頻率的采樣技術，即過采樣技術，使量化噪聲在頻帶內(nèi)重新分配，從而使量化噪聲在更寬的頻帶內(nèi)分布，這樣可以降低量化噪聲獲得更好的采集信號，同時，1位的量化器和噪聲成形技術也應用于∑-Δ調(diào)制器，進一步強化了∑-Δ調(diào)制器的優(yōu)勢，可以更方便地和數(shù)字電路集成，實現(xiàn)真正意義上的系統(tǒng)集成。本文主要介紹采用過采樣技術的∑-ΔA/D轉換器。

1 ∑-ΔA/D轉換器的原理概述

∑-ΔA/D轉換器的工作原理，就是將初次轉換后的數(shù)字信號再做信號除噪處理。模擬量進入轉換器，要先在∑-Δ調(diào)制器中做一次求積，同時將輸入的模擬量轉換為數(shù)字信號，在求積以及轉換成數(shù)字信號的同時，信號會夾帶一定的量化噪聲，使結果產(chǎn)生失真。采用將轉換后的數(shù)字量以低頻率一位一位的進行輸出，同時使輸出的數(shù)字量經(jīng)過一個低通濾波器，將量化噪聲過濾掉后再降頻就可以得到比較精確的輸出結果了。總體來說，∑-ΔA/D轉換器有兩大部分，模擬部分和數(shù)字部分，模擬部分是一個∑-Δ調(diào)制器，主要使采用過采樣技術采樣后信號經(jīng)過調(diào)制器，使量化噪聲分布更廣，并且輸出一位一位的數(shù)據(jù)位流，數(shù)字部分是一個數(shù)字濾波器，它對模擬部分輸出的數(shù)字量進行除噪處理，濾除大部分的量化噪聲，并對調(diào)制器的輸出降頻至奈奎斯特頻率和進行進一步的量化，最終得到輸出結果。圖1為∑-ΔA/D轉換器的原理圖。

圖1 ∑-ΔA/D轉換器的原理圖Fig.1 diagram of the Σ-ΔA/D converter

2 Σ-Δ調(diào)制器的原理

2.1 過采樣技術

過采樣是使用遠大于奈奎斯特采樣頻率的頻率對輸入信號進行采樣[2]。設系統(tǒng)原來的采樣頻率為fa，現(xiàn)在以遠大于原來采樣頻率的頻率即以N×fa的頻率進行采樣，其中N＞1，此時開始分布在0～fa/2頻帶內(nèi)的量化噪聲分布到0～N×fa的頻帶內(nèi)，即量化噪聲的頻譜分布發(fā)生了變化，當N＞＞1時，量化噪聲在系統(tǒng)的頻帶之內(nèi)的量化噪聲就會減少，這就是過采樣技術。補充一下系統(tǒng)的信噪比。信噪比即信號功率與噪聲功率的比值，設信號的功率為，已知噪聲e（kT）的功率為為轉換器的字節(jié)長，則信號功率與噪聲功率之比為

表示成分貝數(shù)，則為

2.2 噪聲整形原理

量化噪聲是影響轉換器精度的最主要的原因，如上述所說僅采用過采樣技術還不能滿足∑－ΔA/D轉換器對結果精確度的要求，為了降低量化噪聲對結果的影響，所以人們又采用了噪聲整型原理，利用反饋克服過高取樣所造成的技術困難并且使量化噪聲在低頻頻帶內(nèi)分布的更少。再者，由于數(shù)字濾波器在工作過程中由于移位等也會生成一部分噪聲，噪聲整形就可以很好地解決這一問題，噪聲整形處理再量化噪聲，低頻頻帶內(nèi)的噪聲將會大大減少，大部分的量化噪聲就被推向更高的頻段，這樣在∑－Δ調(diào)制器后加入低通濾波器，就可以有效地濾除信號帶寬外的量化噪聲，大大提高了系統(tǒng)性能。與前面的簡單過采樣相比，總的噪聲功率雖未改變，但噪聲的分布發(fā)生了變化。在∑－Δ調(diào)制器中采用更多的積分與求和環(huán)節(jié)，可以提供更高階數(shù)的量化噪聲成形[4]。

2.3 一階噪聲成型原理

圖2為一階∑－Δ調(diào)制器的結構原理圖，分析此結構可以得到以下方程：

圖2 一階∑－Δ調(diào)制器的結構原理圖Fig.2 Structural of one-order sigma-delta modulator

對式（3）（4）進行Z變換得到一階調(diào)制器的傳輸函數(shù)為：

這表示一階調(diào)制器的輸入信號的一個采樣時鐘延遲和量化誤差的一階差分。

2.4 二階噪聲成型原理

圖3顯示二階∑－Δ調(diào)制器結構原理。2次噪聲整形電路是進行2次低頻提升和低頻衰減的電路，即在∑－Δ調(diào)制方式l bit量化器的前后，分別加2級積分器和微分器構成的，如同1次噪聲整形簡化方式一樣，2次噪聲整形使噪聲分布斜率更加陡峭，低頻區(qū)量化噪聲得到進一步降低[5]。

根據(jù)線性模型可推出二級∑－Δ調(diào)制器的方程為

經(jīng)過Z變換可得

圖3 二階∑－Δ調(diào)制器結構原理圖Fig.3 Structural of two-order sigma-delta modulator

可以看出由一階調(diào)制器的級聯(lián)而得到的二階調(diào)制器的輸出包括輸入信號的2個采樣周期延遲和量化誤差的2階差分。

由此可以推理得出L階調(diào)制器的傳輸函數(shù)為：

令 Hk（Z）=Z－L，F(xiàn)n（Z）=（1－Z－1）L，則信號傳輸函數(shù)為 Hk（Z），是 L個延時（全通函數(shù)），噪聲傳輸函數(shù)為 Fn（Z），是 L階整形，即高通函數(shù)，將量化噪聲推向更高的頻域[6]。

圖4為信噪比隨過采樣率和階數(shù)的變化。可以看出采樣頻率每增加2倍，在L=1時，信噪比提高9 dB，L=2時，信噪比提高15 dB，時，信噪比提高21 dB。過采樣率以及階數(shù)越高，∑－Δ調(diào)制器的量化信噪比越好。但是過采樣率和調(diào)制器的階數(shù)不會一直提高，因為現(xiàn)代工藝還未達到這個水平，硬件實現(xiàn)難，而且調(diào)制器的階數(shù)過高會造成系統(tǒng)的不穩(wěn)定，不利于結果的輸出[7]。

圖4 信噪比隨過采樣率和階數(shù)的變化Fig.4 Change of SNR with the sampling rates and the orders

3 數(shù)字抽取濾波原理

∑-Δ調(diào)制器的輸出，信號頻譜分布在基帶內(nèi)，而量化噪聲則分布在基帶之外，所以可以利用數(shù)字信號低通濾波器來獲得想要的輸出。而在一般情況下，為了方便以后對輸出信號進行處理，則需要將輸出信號的頻率將至奈奎斯特頻率。數(shù)字低通濾波器通常分為兩類，有限沖擊響應濾波器（FIR）和無限沖擊響應濾波器（IIR），在降頻變換中，通常采用可以獲得精確線性相位的FIR數(shù)字濾波器[8]。

濾波以后，進行對數(shù)據(jù)的重采樣，它是通過每輸出M個數(shù)據(jù)抽取1/M個數(shù)據(jù)完成的，這種方法也叫做輸出速率降為的采樣抽取，即減采樣，最終輸出頻率降至奈奎斯特頻率。通常，減采樣后的離散序列的頻譜將會出現(xiàn)混迭，為了避免混迭，可在信號減采樣前用低通濾波器對信號進行濾波，如圖5所示，稱該低通濾波器為抽取濾波器。一般的，如果低頻信號 z（n）的頻譜是帶限的，即在區(qū)間[-π，π]范圍內(nèi)有

則M倍減采樣后信號的頻譜不會發(fā)生混疊[9]。式稱為序列減采樣不混疊的奈奎斯特條件，即奈奎斯特頻率為π/M（數(shù)字頻率）。

圖5 倍減采樣濾波系統(tǒng)Fig.5 M-fold downsampling filter system

若信號 x（n）需保留的最高頻率分量為 ωm/M（ωm＜π），即減采樣后的信號在頻譜范圍[0，ωm]內(nèi)無混疊，在頻率范圍[ωm，π]允許存在混疊。則抽取濾波器H（z）的幅度響應可為

M倍減采樣濾波系統(tǒng)輸出信號的時域表達式可寫為

由上式可知在計算M倍減采樣濾波系統(tǒng)的輸出時，只需計算抽取濾波器每M個輸出中的一個樣本，所以可以減少系統(tǒng)的計算量[10]。通過抽取濾波器以后，我們就可以得到想要的結果了。

4 結束語

高精度是∑-ΔA/D轉換器最突出的優(yōu)點，其轉換精度一般都在16位以上，在相同精度的模數(shù)轉換器中∑-ΔA/D轉換器價格最低，作為測量系統(tǒng)的核心元件，它會提升整個系統(tǒng)的性價比，而且越來越多的應用于數(shù)字信號處理系統(tǒng)中。但是這種轉換器也是存在著很多制約其發(fā)展的因素，最突出的就是，∑-ΔA/D轉換器以提高采樣時間換取精度，應用于對時間要求比較嚴格的數(shù)字信號處理系統(tǒng)比較困難，因此∑-ΔA/D轉換器還有更遠的路要走。

[1]SchreierR，TemesG.Understanding delta-sigma data converters[M].NJ:IEEE Press，2005.

[2]Stewart R W.An overview of sigma delta ADCs and DAC devices[C]//IEEE Int Sol Sta Circ Conf， London， UK.1995：204-206

[3]Norworthy S.R.，Schreier R，Temes G.C.Delta-sigma data converters theory，design and simulation [J].New York:IEEE，1997.

[4]Rusu A，Tenhunen H.A third-order sigma-delta modulator for dual-mode receivers[J].IEEE Circand Syst，2003，1（4）:68～71.

[5]Peluso V.Design of Low-voltage Low-power CMOS Deltasigma AD converters[J].Kluwer Academic Publishers，1999.

[6]Candy James C，Temes Gabor C.Oversampling Methods for A/D D/A Conversion.Oversampling Delta-Sigma Converters[C]//New Jersey， IEEE Press，1992：2-3.

[7]Bourdopoulos G，Anastassopoulos V，Deliyannis T，et al.Deltasigma modulators:modeling，design and applications[M].London:Imperial College Press，2003.

[8]Malcovatip，Brigatis.Behavioral modeling of switched-capacitor sigma-delta modulators[J].IEEE Trans Circ and Syst，2003，50（3）:352-364.

[9]陳玉東.數(shù)字信號處理[M].北京：地質(zhì)出版社，2005.

[10]尤裕榮，袁洪濱，王春民，等.PWM高速開關閥動態(tài)調(diào)節(jié)特性仿真研究[J].陜西電力，2012（5）：24-29.YOU Yu-rong，YUAN Hong-bin，WANG Chun-min，et al.Simulation of dynamic regulating characteristics of PWM high-speed on-off valve[J].Shaanxi Electric Power，2012（5）：24-29.