VHF頻段DDS頻率合成器的雜散抑制策略

摘 要： 介紹了頻率合成技術中三個重要的方法，比較分析直接頻率合成技術、鎖相環頻率合成技術（PLL技術）以及直接數字頻率合成技術（DDS技術）的優缺點。著重探討了DDS頻率合成技術雜散噪聲來源，比如：幅度量化噪聲、相位舍位噪聲以及DAC的非理想性引起的噪聲等。以相位舍位噪聲尤為突出，通過分析DDS產生的噪聲來源，提出了一種合理規避DDS舍位噪聲引起的雜散信號的方法，并且在實際工程中得以驗證。

關鍵詞： 超短波； 頻率合成； DDS； 雜散信號； 舍位噪聲

中圖分類號： TN74?34； TP74 文獻標識碼： A 文章編號： 1004?373X（2013）07?0076?04

0 引 言

頻率合成器作為電子系統的心臟是現代電子系統中的重要組成部分。在雷達、導航、電子對抗、廣播電視、儀器儀表、以及通信等許多領域得到廣泛的應用。隨著科學技術的發展以及需求的不斷提高，對頻率合成器也提出的越來越高的要求，尤其在其關鍵性指標如雜散抑制、相位噪聲、頻率分辨率、頻率轉換時間、體積及功耗要求越來越嚴格，從而也推動了頻率合成器的發展[1]。

1 頻率合成器的基本原理

頻率合成技術大致可以分為三種：直接頻率合成技術、鎖相環頻率合成技術、直接數字頻率合成技術。

1.1 直接頻率合成技術

直接頻率合成是利用分頻、混頻、倍頻等方法由參考源頻率按照加、減、乘、除運算直接合成所需要頻率的頻率合成技術。其優點是相位噪聲低、頻率轉換速度快。缺點則是輸出的雜散多，體積大、功耗和成本也相當的高。隨著科學技術的發展，這種技術的應用已經不是很常見。

1.2 鎖相環頻率合成技術

鎖相環PLL（Phase Lock Loop）頻率合成技術是由鑒頻鑒相器、分頻器、環路濾波器和壓控振蕩器組成[2]，如圖1所示。它的優點是輸出頻帶寬、輸出雜散小、易于集成等；缺點是輸出的相位噪聲相對較差、頻率轉換時間長、頻率輸出分辨率受限制等。隨著小數分頻頻率合成技術、電荷泵等技術的應用，鎖相環頻率合成技術的應用也越來越廣泛[1，3?4]。

鎖相環頻率合成技術結構框圖

1.3 直接數字頻率合成技術

1971年3月J.Tierney和C.M.Tader等人提出了DDS（Direct Digita Frequency Synthesis）的概念，利用數字方式累加相位，再以相位之和作為地址來查詢函數表，將得到的正弦波幅度的離散數字序列經過DAC（Digital Analog Converter）變換得到模擬正弦波輸出的技術[5]，

DDS結構框圖

DDS采用了全數字結構的方式，因此，具備了直接頻率合成技術和鎖相環頻率合成技術所不具備的優點：

（1）頻率轉換快：頻率控制字的傳輸時間以及低通濾波器的期間響應時間很短，高速DDS的頻率切換時間可達到ns級。

（2）頻率分辨率高：當頻率控制字FCW=1，頻率分辨率[Δf=fc2N]，一般[N]都比較大使DDS的分辨率達到μHz級。

（3）頻率變化時相位連續：頻率控制字的改變實際是改變了相位的累計增長率，而相位本身是連續的。

（4）易于控制，方便功能擴展：改變ROM表中存儲的數據就可以實現任意波形的輸出，同時通過頻率控制字FCW的改變可以實現調制等功能的擴展。

DDS的全數字結構帶來了很多優點，但是也是由于這種結構以及器件的非理想性決定了DDS的雜散抑制較差，以及輸出帶寬相對較窄，由于奈奎斯特采樣定律決定[fc]要大于2[fo]，一般[fo40%fc]，限制了DDS的輸出帶寬。

2 DDS雜散分析

若要DDS輸出的信號波形為理想波形必須具備3個條件[6]：

（1）沒用相位舍位，即[B]=0（[B]為[N]位相位累加器低位的位數）；

（2）ROM用無限長的碼字表示正弦波的樣點值，即D=∞（D指表示正弦波樣點值的碼字位數）；

（3）DAC具有無限寬的輸入數據總線，并且具有理想的DAC轉換特性。

但在實際的DDS中，為了取得較高的頻率分辨率，相位累加器的位數N取的較大，然而由于體積和成本的限制，ROM表的容量遠遠的小于[2N]。在尋址ROM時，累加器輸出的低B位被舍去，只輸出[N-B]位去尋址ROM，這樣就引起了誤差即為相位舍位誤差[εp（n）]。理論上，一個正弦樣點幅度值需用一個無限長的二進制代碼才能精確的表示，但實際中考慮到ROM的容量，功耗等因素，ROM中只存儲了無限長二進制碼字的高位部分作為ROM的輸出，引起了幅度量化誤差[εq（n）]。同樣由于DAC的非理想特性也會引起DAC的誤差[εDAC（n）]。

實際參數DDS輸出雜散來源模型

DDS雜散來源模型框圖

在上述三種噪聲中，DDS的舍位噪聲的影響尤為嚴重，對系統的影響也最大。分析DDS的舍位方式可以看出若舍位的后B位均為0，也就不存在舍位的影響了，輸出頻率形式上滿足：

[fo=m?fc2A] （1）

滿足此條件的頻點稱為DDS的主頻率。式中：[fo]為輸出頻率；[fc]為參考時鐘，[A]為[N-B]，即ROM尋址的高位。DDS引入相位舍位后，效果相當于在理想參數DDS輸出的信號中引入相位調制。

[so（n）=cos2π2N?nK-2π2N?εpn] （2）

式中[εpn]為舍位噪聲序列，[εpn=nb mod2B]。因為 0≤[εpn]≤[2B]，所以可得：

[2π2N?εpn2π2N?2B1] （3）

DDS的輸出波形序列為：

[son=cos2π2N?nK-sin2π2N?nK2π2N?εpn] （4）

由三角公式可得，理想的DDS輸出序列為：

[so（n）=cos2π2N?nK] （5）

由相位舍位引起的波形誤差序列為：

[sen=sin2π2N?nK2π2N?εpn] （6）

可以看出[sen]為DDS輸出頻譜中出現雜散的根源，通過公式推導可以得到DDS相位舍位雜散的頻譜分量主要出現在[fo±b2N?fc]處（b=[Kmod2B]），雜散的幅度為：[π2N?SaKπμ?2BSabπμ]，其中：[μ=2NGcd（2N，K）]，[Gcd（2N，K）]為取[x]，[y]的最大公約數。

主頻幅度[π?SaKπμ]與雜散的幅度比為：

[SSspur=20log12N-B?Sabπ2B6（N-B）] （7）

3 雜散抑制策略

DDS的輸出頻段受到其固有特性的限制，目前業界高速DDS的參考時鐘[fc]最高工作頻率在1 GHz，DDS的輸出頻率就往往限制在400 MHz以下，比較適合在VHF頻段輸出。當然可以采用與其他頻率合成技術結合可以輸出較高的頻率[7]。本文主要討論超短波電臺（30～88 MHz），以ADI公司AD9858DDS為例[8]，參考時鐘采用819.2 MHz，頻率輸出步進值為25 kHz。

3.1 工程試驗

從上面的分析了解到若要消除DDS的舍位噪聲，則必須滿足[fo=m?fc2A]，式中[m]為整數。

按照輸出控制字相應的使控制單元輸出至DDS單元的頻率控制字低位的全零位逐漸增加，測試200 kHz的雜散，測試結果

不同頻率控制字下的雜散情況

[本振輸出

頻率 /MHz＼DDS頻率控制字＼200 kHz

雜散＼51.25＼0001 0000 0000 0100 0000 0000 0000 0000＼有＼51.3＼0001 0000 0000 1000 0000 0000 0000 0000＼有＼51.4＼0001 0000 0001 0000 0000 0000 0000 0000＼無＼51.6＼0001 0000 0010 0000 0000 0000 0000 0000＼無＼52＼0001 0000 0100 0000 0000 0000 0000 0000＼無＼52.8＼0001 0000 1000 0000 0000 0000 0000 0000＼無＼54.4＼0001 0001 0000 0000 0000 0000 0000 0000＼無＼57.6＼0001 0010 0000 0000 0000 0000 0000 0000＼無＼64＼0001 0100 0000 0000 0000 0000 0000 0000＼無＼]

通過試驗可以確定AD9858的舍位位數[B]=20，其規律為[fo=51.6+0.2n]（單位為：MHz）。200 kHz的步進在頻率字上的增量后20位仍然全為0。滿足[fo=51.6+0.2n]的所有頻率點都符合[fo=m?fc2A]（[m]為整數），而不符合上述公式的頻率點均有200 kHz雜散輸出。

3.2 解決思路

通過上面的討論，若要抑制AD9858的200 kHz雜散，就必須滿足[fo=m?fc2A]，也就是說輸出的本振頻率必須為DDS的“主頻率”。在不改變DDS系統時鐘[fc]的情況下是無法使抑制所有點的200 kHz的雜散干擾。圍繞使舍位均為0這一點展開討論。

（1）改變頻率字FTW

從理論上分析，頻率點是以25 kHz為步進的頻率點，那么將頻率字相應的增大為原頻率字的[2M]倍，即將頻率字左移[M]位，移位后頻率字的后[B]位均為0，這樣就可以將有效的抑制因舍位造成的雜散輸出，但是由公式[fo=FTW2Nfc]可知，為保證[fo]保持不變，則要求[fc]相應要減小為原系統時鐘的[12M]。

例如要求輸出本振頻率為51.35 MHz，采用原系統時鐘[fc]=819.2 MHz，51.35 MHz無法滿足[fo=m?fc2A]，該頻率點必然存在200 kHz的雜散干擾。由DDS的頻率控制字公式：

[FTW=2N?fofc] （8）

可以算得：

[FTW（B）]=0001 0000 0000 1100 0000 0000 0000 0000

頻率字的后20位不為位0，必然也就引入了舍位噪聲。將頻率字擴大4倍也就是向左移動2位，即：

[FTW（B）′]=0100 0000 0011 0000 0000 0000 0000 0000

這樣后頻率字的后20位均為0，也就避免了200 kHz雜散的干擾，此時若要仍然輸出51.35 MHz的頻率就必須將[fc]改變為原來的[14]，即[fc′]=204.8 MHz。

同樣若輸出頻率為51.325 MHz，將頻率字左移3位，[fc]=102.4 MHz。通過這樣的更改理論上可以抑制由相位舍位造成的雜散。但是其已無法滿足奈奎斯特采樣定律的限制，另外分頻有助于提供輸出頻率的相位噪聲有[20logfcfo]的改善，這就要求DDS參考頻率[fc]盡可能的高。可以看出通過頻率字移位是不可行的。

（2）改變[fc]，使[fc]擴大為原來的[2M]倍

同樣是為了使輸出頻率滿足[fo=m?fc2A]，將[fc]擴大為原來的[2M]倍，使[fc′=2M?fc]，滿足[fo=m?fc′2A]。但是此時若保持[fo]不變，則頻率字必須相應地向右移動M位，而主要目的是要將頻率字的后端位于舍位區域的頻率字均轉化為0，上述方法得到的效果恰好相反，這樣的辦法是不可行的。

（3）根據不同的頻率[fo]改變相應的[fc]，固定FTW，使FTW的頻率字K的后B位全為0。

51.5 MHz無法滿足[fo=m?fc2A]，通過頻譜分析儀實際測量該點也存在較強的200 kHz的雜散信號，改變[fc]=824 MHz， 此時的FTW的后B位已經全部為零，同樣也肯定滿足了[fo=m?fc2A]。

采用保持頻率字不變，只是根據不同的輸出頻率[fo]改變[fc]，只是需要保證頻率控制字FTW的后B位均為0即可。總之采用變換的最終目的是使頻率字的后B位均為0。因此若m為2的p次方即[2p]實際上由公式推導出：

[fo=m?fc2A?fofc=2p2A?fofc=2N2p] （9）

此處的[N]要小于[p]，因此就相當于將[fc]進行[2N-p]分頻，頻率字固定為只有第（[N-p-1]）為1，其他均為0，這樣由于[N-p>B]，因相位舍位造成的雜散噪聲就不會出現。

這樣就可以進行p值的確定：對公式[fo=m?fc2A]進行推導，求出[fc=fo?2Am=fo?2A2p]，p一定要大于3，只要采用適合[fc]，就可以避免因為舍位造成的雜散。測試

AD9858的200 kHz雜散圖

雜散抑制后的AD9858的200 kHz雜散圖

3.3 DDS參考時鐘[fc]實現

通過上面的討論，若要規避因舍位造成的雜散，通過改變[fc]即可滿足[fo=m?fc2A]，消除舍位雜散輸出。工程上DDS均采用固定參考時鐘[fc]。若改變[fc]，則需要通過其他方式的頻率合成技術例如鎖相環頻率合成技術提供變化的[fc]。這樣似乎降低了DDS頻率捷變快的優點。實際上[fc]的變化只需要采用很少的點就可以滿足[fo=m?fc2A]，不需要每個[fo]對應一個[fc]。并且[fc]的頻率跳變相對帶寬很窄，就在很大程度上大大降低鎖相環頻率合成鎖定所需的時間。

4 結 語

本文主要探討了一種規避DDS因舍位造成的雜散輸出的方法，具有很重要的工程意義，創新了頻率合成技術在工程中的應用方式。在保證DDS頻率合成技術相位噪聲低、便于控制等優點的前提下，大幅度改善了DDS致命的雜散輸出，同時對DDS頻率合成技術在選取參考時鐘[fc]時，具有指導意義。

參考文獻

[1] 白居憲.低噪聲頻率合成[M].西安：西安交通大學出版社，1998.

[2] 張蕨盛，曹麗娜.鎖相環頻率合成技術[M].成都：電子科技大學出版社，1995.

[3] 張有正.頻率合成技術[M].北京：人民郵電出版社，1984.

[4] 陳世偉.鎖相環路原理及應用[M].北京：兵器工業出版社，1990.

[5] 舒丹舟，盧建川.用DDS實現快速跳頻頻綜[J].電訊技術，1995，35（3）：1?5.

[6] 高望，謝仁宏.直接數字頻率合成技術及其雜散分析[D].南京：南京理工大學，2002.

[7] 李少謙.新型高速短波跳頻系統技術[J].現代軍事通信，1999，7（3）：4?6.

[8] Analog Devices. GSPS direct digital synthesizer DDS datasheet （AD9858） [M]. Boston： Analog Devices Inc.， 2009.

[9] 惲小華.現代頻率合成技術綜述[J].電子學報，1995，23（10）：148?151.