基于FPGA的可靠性電子密碼鎖設計

摘 要： 以現場可編程邏輯器件（FPGA）為設計載體，以硬件描述語言（VHDL）為主要表達方式，設計了一種基于FPGA的電子密碼鎖，它能夠實現記憶和修改4位密碼、多次輸入密碼錯誤時進行報警等功能，保密性和安全性能進一步增強，最后利用Quartus Ⅱ軟件平臺完成了電子密碼鎖的功能設計與仿真，并在FPGA芯片EP1C12Q240C8和EDA?VI開發系統上通過了驗證。結果表明，利用該方法設計的密碼鎖具有高安全性、低成本、低功耗、操作簡單等優點。

關鍵詞： 密碼鎖； FPGA； VHDL； Quartus Ⅱ

中圖分類號： TN702?34 文獻標識碼： A 文章編號： 1004?373X（2013）07?0151?03

0 引 言

隨著電子技術的發展，具有防盜報警功能的電子密碼鎖越來越收到人們的青睞，用其代替密碼量少、安全性差的機械密碼鎖已是必然趨勢。電子密碼鎖與普通機械鎖相比，具有無可比擬的優越性，如保密性好、防盜性強、可以不用鑰匙記住密碼即可開鎖等。目前使用的電子密碼鎖大部分是基于單片機技術，以單片機為主要器件，以軟件的方式生成編碼器與解碼器。而在實際應用中，由于程序容易跑飛，使得系統的可靠性比較差。基于FPGA[1?2]器件的電子密碼鎖，所有算法完全由硬件電路實現，使得系統的可靠性大為提高。

1 電子密碼鎖功能設計要求

設計的密碼鎖應具有下列功能：具有密碼預置功能，并有上鎖指示；密碼串行輸入，且輸入過程中不提供密碼數位信息；只有正好輸入4 位密碼且密碼完全正確時按下解鎖鍵，才能打開密碼鎖；密碼輸入過程中密碼有誤時，能對已經輸入的密碼清除以便重新輸入密碼；密碼連續三次輸入錯誤，開啟報警；設置萬能密碼為8888，防止遺忘密碼造成的諸多不便；密碼可以修改，在密碼鎖打開狀態下，輸入新的密碼，按下上鎖鍵即可修改密碼。

2 電子密碼鎖設計方案

一個通用的密碼鎖[3]是由密碼鎖控制器以及附加的外圍電路組成的，其中密碼鎖控制器的主要作用是接收輸入密碼并進行密碼的驗證操作，外圍指示電路的主要作用是用來輸入密碼、顯示輸入的密碼和根據密碼驗證的結果給出不同的信號顯示或者啟動報警裝置，其中報警裝置通常用揚聲器。電子密碼鎖的組成框圖如圖1所示。

密碼鎖系統結構框圖

3 電子密碼鎖的電路實現

電子密碼鎖主要有輸入電路模塊、控制電路模塊、顯示電路模塊和報警電路模塊四個模塊[4?6]。由于顯示模塊比較簡單，重點介紹輸入電路、控制電路和報警電路。

3.1 電子密碼鎖輸入電路的設計[7]

電子密碼鎖輸入電路即矩陣鍵盤輸入電路，包括時序產生電路、鍵盤消抖電路、鍵盤掃描電路、鍵盤譯碼電路四個子模塊。

（1）時序產生模塊。它對系統的主時鐘進行分頻，以產生4×4矩陣鍵盤的行掃描信號所需要的時鐘。分頻是因為消除按鍵抖動的計數器時鐘要比分頻后掃描時鐘高得多。

（2）按鍵抖動消除模塊。由于矩陣式鍵盤是機械開關結構，因此在開關切換的瞬間會在接觸點出現信號來回彈跳的現象，若不消除，一次按鍵會被錯誤地認為同一鍵被多次按下，從而造成輸入密碼的錯誤。按鍵抖動消除的方法可以采用硬件方法和軟件延時方法，本文采用計數法來實現軟件延時。鍵盤彈跳的時間一般為10 ms，因此去抖時鐘設為1 kHz，只有連續8次檢測到有按鍵按下時，才算是一次有效按鍵輸入。

（3）鍵盤掃描模塊[8]。掃描電路的作用是提供鍵盤掃描信號的。當檢測到分頻輸出信號的上升沿到來時，掃描信號就跳為下一行，當掃描到最后一行時，再從第0行開始掃描。

（4）鍵盤譯碼模塊。它負責將按下鍵的行列位置碼譯碼成相應的鍵值碼，鍵盤中按鍵可分為數字按鍵和功能按鍵，如定義“*”和“#”為功能按鍵。

3.2 電子密碼鎖控制電路的設計

輸入電路完成之后，接下來進行電子密碼鎖的控制電路設計。密碼鎖的控制電路是整個電路的控制中心，主要完成對數字按鍵的輸入和功能按鍵輸入的響應控制，完成密碼的比較、修改及多次試探密碼報警提示等多項控制功能。 控制電路包括寄存器清除信號發生電路、輸入數字寄存部分、預存密碼部分、比較部分和解鎖部分。控制電路整體框架

密碼鎖控制電路結構框圖

其中寄存器清除信號發生電路用于產生清除信號，當檢測到此信號時，將輸入數字寄存器清零。輸入數字寄存器部分是一個16位的寄存器[9]，負責保存輸入的4位數字，比較輸入的數字和預存密碼是否相等，若相等再按下解鎖信號后則解鎖指示燈亮。解鎖后，如果輸入4位數字，按下上鎖按鍵，則實現了密碼更改的功能。預存密碼寄存器也是一個16位的寄存器，負責保存密碼。若想增加密碼位數，只需修改程序中兩個寄存器的位數以及計數值就可以了。另外設置萬能密碼“8888”，只要檢測到輸入為“8888”時，按下解鎖鍵就可解鎖。

密碼鎖的控制電路[10]對數字按鍵的輸入和功能按鍵輸入的響應控制如下：

（1）數字按鍵輸入的響應控制

如果按下數字鍵，數字鍵的二進制值顯示于4個LED小燈上，假如要更改輸入的數字，可以按清除鍵清除所有輸入的數字，再重新輸入4位數字。由于這里設計的是一個4位的電子密碼鎖，所以當輸入的數字超過4個時，電路不予理會，而且不再顯示第四個以后的數字。

（2）功能按鍵輸入的相應控制

本設計中共設置了兩個功能按鍵，其中“解除電鎖”和“清除輸入”共用一個功能按鍵，另一個功能按鍵是“激活電鎖”。按鍵執行相應的功能如下：清除鍵：清除所有的輸入數字，即做歸零動作；激活電鎖鍵：上鎖前要預先設定一個4位的數字密碼，按下此鍵時可將密碼鎖的門上鎖；解除電鎖鍵：按下此鍵會檢查輸入的密碼是否正確，若密碼正確無誤則開鎖；密碼更改鍵：按下此鍵可將目前的數字設定為新的密碼。

3.3 電子密碼鎖報警電路的設計

當用戶開始輸入密碼且撥動確定鍵后， 電路隨即判斷密碼是否正確，當輸入的密碼為錯誤時，計數器開始計數，若連續三次輸入密碼與預存密碼不相等，則進入報警電路模塊。

4 電子密碼鎖的整體流程圖

結合上面四個電路模塊，設計密碼鎖的整體流程圖如圖3所示。

密碼鎖的整體流程圖

當檢測到鍵盤有輸入時，首先判斷是功能鍵還是數字鍵，若是數字鍵，則進一步判斷密碼是否正確，正確則開鎖，連續三次密碼輸入錯誤則報警；若是功能鍵，則判斷是什么功能，然后執行相應的功能。

5 實驗仿真驗證

本設計在Quartus Ⅱ 9.0軟件平臺上進行了密碼鎖各項功能的波形仿真[11]，最終驗證了該設計的可靠性及實用性。為鍵盤消抖仿真波形圖，可以看出鍵盤消抖后只輸出一次鍵值。

鍵盤消抖仿真波形

是電子密碼鎖輸入電路的仿真圖，當檢測到功能按鍵時，FLAG_F指示高電平，當檢測到數字按鍵時，FLAG_N指示低電平。

密碼鎖輸入電路仿真波形

是密碼鎖控制電路仿真波形，只有當輸入為4位數字時，按下激活電鎖鍵即可上鎖，enlock指示高電平，超過4位則無效。

密碼鎖控制電路仿真波形

是報警電路仿真波形，當控制電路使能驅動報警電路時，蜂鳴器開始報警。

是頂層電路仿真波形，當檢測到有效的數字信號時，通過DATA_BCD輸出。ENLOCK指示上鎖/解鎖信號，只有當連續三次檢測到輸入密碼錯誤時，SPEAKER才有脈沖信號。

密碼鎖報警電路仿真波形

頂層電路仿真波形

6 結 語

該密碼鎖的各項功能在FPGA芯片EP1C12Q240C8和EL?EDA?VI實驗系統下均通過了驗證，并且很容易修改密碼位數。實驗表明，此密碼鎖運行穩定可靠，可滿足日常生活基本要求，在實際應用中還可將LED燈顯示替換為譯碼電路及七段數碼管實現，進一步提高電路使用的人性化。

參考文獻

[1] 于楓.Altera可編程邏輯器件應用技術[M].北京：科學出版社，2004.

[2] 尹常永.EDA技術與數字系統設計[M].西安：西安電子科技大學出版社，2004.

[3] 李連華.基于FPGA的電子密碼鎖設計[J].中國科技信息，2006（1）：63?65.

[4] 孫君曼，馬慶華，扈剛.基于PIC16C57單片機的電子密碼鎖的設計與實現[J].工業控制計算機，2002，15（7）：54?55，59.

[5] 王寬仁.可靠安全的智能密碼鎖[J].電子技術應用，2001，27（2）：14?16.

[6] WADE Trappe， LAWRENCE C Washington.密碼學與編碼系統[M].王權龍，王鵬，林昌露，譯.北京：人民郵電出版社，2006.

[7] 楊曉慧，楊旭.FPGA系統設計與實例[M].北京：人民郵電出版社，2010.

[8] 劉延飛，郭鎖利，王曉戎，等.基于Altera FPGA/CPLD的電子系統設計及工程實踐[M].北京：人民郵電出版社，2009.

[9] 閻石.數字電子技術基礎[M].5版.北京：高等教育出版社，2005.

[10] 黃智偉.FPGA系統設計與實踐[M].北京：電子工業出版社，2004.

[11] 潘松，黃繼業.EDA技術實用教程[M].北京：科學出版社，2006.