雙向實時通信沖突解決方案研究

摘 要： 在工業生產中，產品了獲得工業設備信息，需要實時與計算機進行通信。工業設備獲取傳感器的信息，需要RS 485，SPI，CAN等接口實時與傳感器設備通信。當二者同時時，微控制器產生中斷沖突，造成設備數據丟失或控制計算機的通信死機。為了保證產品的穩定性，提出了一種基于雙微控制器，并同時利用異步FIFO實現雙向通信的速度匹配和數據交換。實驗證明該方法有效地解決雙向實時通信產生的通信的中斷沖突，保證工業設備的穩定性和數據通信的準確。

關鍵詞： 雙微控制器； 異步FIFO； 雙向實時通信； 中斷沖突

中圖分類號： TN911?34 文獻標識碼： A 文章編號： 1004?373X（2013）14?0048?03

Solution for two?way conflict in real?time communication

HOU Dan， HE Xin

（Beijing Institute of Space Mechanics Electricity， Beijing 100190，China）

Abstract： In the industry production， the real?time communication with computer is needed to get the information of the production equipment， and RS 485， SPI and CAN ports are needed for real?time communicate with sensor equipment to get the information from sensors. When the two?way communication appears at the same time， the microprocessor generates interruption conflict. This may cause data loss or computer die. In order to guarantee the product quality， a method based on dual microprocessor is put forward， in which the asynchronous FIFO is used to realize the rate matching and the data exchanging of two?way communication. The experiment proved that the method can eliminate the interruption conflict in the two?way real?time communication effectively， and ensure the stability of industry production and veracity of data communication.

Keyords： dual microprocessor； asynchronous FIFO； two?way real?time communication； interruption conflict

0 引 言

隨著工業生產的發展，信息處理及故障分析技術的快速發展，工業產品的功能越來越豐富。以通信測試設備為例，通信測試設備既要滿足通信接口數據的實時接收，又要滿足將采集到的數據進行分析傳輸到計算機進行分析[1?4]。隨著傳輸數據量的增大和傳輸速度的快速提升，當兩路通信同時傳輸到設備時，雖然微控制器的性能已經大大提升，但如果優先級高的傳輸時間長于優先級低的傳輸時間，低優先級通信在實時傳輸數據時，會造成低優先級總線傳輸數據的丟失現象的出現[5?8]。為了保證設備的傳輸性能和傳輸的穩定性，避免設備出現以上相應的錯誤，本文提出了一種采用雙微處理器作為主要設備核心處理器，利用異步FIFO作兩片處理器的通信緩沖空間的方法，解決多路實時通信產生的中斷沖突的問題。下面就從沖突產生原理、解決方案、方案的硬件平臺和軟件算法來介紹，經過大量的實驗數據分析，該解決方法可靠，可行。

1 實時通信沖突產生原理

在傳統的處理雙向通信的設備中，采用一片微控制器作為處理器的核心，在微控制器內部RAM開辟FIFO緩沖區，多路通信原理框圖如圖1所示。

圖1 傳統雙向通信原理框圖

在無沖突的通信條件下，微控制器接收通信接口2采集到的數據，并將數據放置到內部的FIFO中，當控制計算機利用通信接口1向微控制器要求傳遞數據時，微控制器將FIFO中的數據傳輸到控制計算機中，控制計算機將采集到的數據進行處理。具體實現過程如圖2所示。

圖2 微控制器通信實現過程

當通信接口1向微控制器要數據時，為保證接口1與控制計算機通信成功的握手，這時的中斷不能被打斷。同時通信接口2主動發送數據，發送速度很快，小于通信接口1與控制計算機握手的時間，這樣通信接口2發送的數據就會丟失，產生通信中斷的沖突。

以上給出兩路實時通信產生沖突的原因，多路實時通信產生的原理相同。

2 實時通信沖突解決方案

前文分析了單微控制器在雙向實時通信產生沖突的原理，通過分析，將兩路通信接口產生的中斷分開處理（即由兩個微控制器進行分別的處理），便可以避免雙向實時通信沖突的產生。下面給出該解決方案的框圖，如圖3所示。

圖3 實時通信沖突解決方案框圖

該方案利用兩片微控制器，利用微控制器1與控制計算機進行通信，微控制器2與采集的數據口進行通信，這是當通信接口1與通信接口2同時傳輸數據時，分別有兩個控制器處理不同接口的通信，便不會造成微控制器中斷沖突的產生。

為了保證通信接口2采集到的數據全部輸入到通信接口1，將通信接口2的數據利用微控制器2存入到異步FIFO中。通信接口1向微控制器索要數據，微控制器1讀取異步FIFO中的數據，將FIFO讀取到空后將數據傳輸到控制計算機。

3 方案硬件設計

本方法主要解決與控制計算機通信接口為USB，傳輸速度為12 Mb/s；測試接口采用SPI接口傳輸，傳輸速度為1 Mb/s，每幀傳輸間隔50 μs所造成中斷沖突的問題。

根據上述的設計要求，微控制器選擇Cortex?M3的LPC1766，該微控制器包含USB，SPI，CAN等多通信接口控制器，處理速度能達到100 Mb/s。為了滿足要求的快速數據采集、順序存儲和傳送，而傳統的存儲器無法勝任。IDT7204系列是IDT公司新推出的FIFO存儲器芯片。具有4K×9 B的容量，它具有雙口輸入輸出，采集傳送速度快和先進先出的特點，能夠滿足上述的要求。其中異步FIFO的大小可以根據設計的要求進行增加，避免在數據傳輸過程造成數據的丟失。

3.1 微控制器1與異步FIFO的連接

微控制器1主要是讀取異步FIFO中的數據，IDT7204的數據輸出口Q0～Q8，EF，RS，R腳與微控制器1相連。本設計中，微控制器1啟動后，復位IDT7204，利用讀寫控制口（R），控制微控制器1與IDT7204的Q0?Q8的數據的讀出， FIFO的空標志位（EP）作為微控制器1停止讀取數據的標志。圖4給出微控制器1與異步FIFO的硬件連接圖。

圖4 微控制器1與異步FIFO的硬件連接圖

3.2 微控制器2與異步FIFO的連接

微控制器2主要任務為將采集數據寫入異步FIFO，IDT7204的數據輸入口D0～D8、FF、W腳與微控制器2相連，在本設計中，當微控制器2通過通信口2采集到數據口，將采集到的數據利用寫控制線（W）通過D0?D8寫入到FIFO中，當FIFO寫滿后，微控制器2將數據暫存入內部RAM，FF（滿標志）口無效再將數據寫入。

圖5為微控制器2與異步FIFO的硬件連接圖。

圖5 微控制器2與異步FIFO的硬件連接圖

3.3 微控制器1與微控制器2的硬件連接

微控制器1向微控制器2提供一個信號，通知微控制器2可以通過通信接口采集數據，此時微控制器2開始采集數據。硬件連接圖如圖6所示。

圖6 雙微控制器硬件連接圖

4 方案軟件設計

在這里分別介紹一下微控制器1和微控制器2的軟件的設計思路。

在該方法中，微控制器2負責數據通信接口2的通信和向異步FIFO寫入數據。當微控制器2收到微控制器1發送的上升沿后，進入外部中斷，初始化通信接口2，開始接受通信接口2的數據，當采集一包數據后，判斷異步FIFO是否滿，若滿，將數據寫入內部RAM，若不滿，判斷內部RAM是否有數據，若內部RAM有數據，將內部RAM數據寫入異步FIFO，若內部RAM無數據，將接收數據直接寫入異步RAM。具體的實現流程如圖7所示。

圖7 微控制器2軟件設計流程

微控制器1主要負責接收控制計算機發來的通信請求，首先判斷異步FIFO是否為空，若為空，則傳輸空標志給控制計算機，若不為空，讀取異步FIFO中的數據，直至讀空為止，然后將FIFO中的數據按照其協議發送到控制計算機。在該軟件設計中，最主要的是對異步FIFO（IDT7204）的讀/寫，根據IDT7204的讀/寫時序圖如圖9[9]，給出異步FIFO讀寫程序片段。

讀取異步FIFO程序片段[10]：

BOOL IDT7204_ReadByte （unsigned char *p）

If （（FIO0PINIDT7204_EF） ==0） return 0；

Else {

IDT7204_R_HIGH （）；

IDT7204_R_LOW （）；

IDT7204_R_HIGH （）；

P [0] =FIO0PIN0；

Return 1 ；}

寫入異步FIFO程序片段：

BOOL IDT7204_ReadByte （unsigned char a）

If （（FIO0PINIDT7204_FF） ==0） return 0；

Else {

IDT7204_W_HIGH （）；

IDT7204_W_LOW （）；

FIO0MASK=0xFFFFFF00；

FIO0SET0=a；

FIO0CLR0=～a；

FIO0MASK=0x00000000；

IDT7204_W_HIGH （）；

Return 1 ；}

圖8 微控制器1軟件設計流程

圖9 異步FIFO讀/寫時序圖

5 結 語

（1）該方法經過數十萬包的通信數據驗證，無一數據丟失，利用雙微控制器，通過異步FIFO傳遞數據來解決實時通信沖突的問題是可行有效的。

（2）根據通信設計要求的改變，該方法可以通過改變微控制器和改變異步FIFO容量，以滿足其他的通信設計要求。

參考文獻

[1] 胡波，李鵬.異步FIFO在FPGA與DSP通信中的運用[J].電子科技，2011，24（3）：53?61.

[2] 馬守興，代剛，石柳，等.異步FIFO在復分接設計中的應用與實現[J].數字技術與應用，2012（5）：122?123.

[3] 周富相，陳德毅，劉培國，等.基于STM32的數字示波器設計與實現[J].山西電子技術，2011（2）：8?10.

[4] 馮秀彥.一種智能工業電子秤的設計[J].石家莊職業技術學院學報，2012，24（2）：47?50.

[5] 張曉宇.雙處理器多通道有源消聲系統的設計與試驗[J].機械設計，2012，29（8）：15?19.

[6] 鄒和平，馬文英，祝恩國.基于ARM9和數字信號處理雙處理器的饋線遠方終端設計[J].低壓電器，2010（23）：25?27.

[7] 龍在云，武斌.DVI數字視頻圖像數據的實時截取方法[J].電視技術，2010，34（2）：32?33.

[8] 宋莉，孟慶建，張光玉，等.3G雙處理器遠程心電實時監護系統的研制[J].中國醫學物理學雜志，2010，27（2）：1758?1761.

[9] 趙孔新，郭曉強.基于FIFO IDT7202?12的數字存儲示波器[J].單片機與嵌入式系統的應用，2008（4）：59?62.

[10] 周立功.深入淺出Cortex?M3：LPC1700[M].廣州：廣州致遠電子有限公司，2010.

[11] 李輝，王暉.基于VHDL的異步FIFO設計[J].現代電子技術，2011，34（14）：154?156.

[12] 張奇山，劉安芝，劉希順.基于FPGA的FIFO設計和應用[J]. 現代電子技術，2009，32（18）：50?52.