試論高速數(shù)字電路的設(shè)計(jì)

【摘要】順應(yīng)時(shí)代的發(fā)展，高速大規(guī)模、超大規(guī)模數(shù)字集成電路不斷涌現(xiàn)，在高速數(shù)字電路的設(shè)計(jì)中，需要對(duì)數(shù)字電路的噪訊干擾進(jìn)行處理，要注意把握數(shù)字技術(shù)與模擬技術(shù)的融合，數(shù)字集成電路的選擇都是應(yīng)該注意的問(wèn)題。

【關(guān)鍵詞】高速數(shù)字集成電路

有人認(rèn)為線傳播延時(shí)大于數(shù)字信號(hào)上升時(shí)間的一半才能稱得上高速數(shù)字電路，這是根據(jù)信號(hào)沿變化的速度來(lái)定義的。在高速數(shù)字電路的設(shè)計(jì)中需要從以下幾個(gè)方面來(lái)把握，防止產(chǎn)生各種的問(wèn)題。

首先要對(duì)數(shù)字電路的噪訊干擾進(jìn)行處理。因?yàn)樵跀?shù)字電路中我們會(huì)經(jīng)常采用布爾代數(shù)的數(shù)學(xué)方法，用來(lái)描述事件之間相互的邏輯關(guān)系。和一般普通代數(shù)層面中的變量不一樣，邏輯變量則是用來(lái)描述邏輯關(guān)系中的二值變量，即用1和0這兩個(gè)值來(lái)表示對(duì)立的邏輯狀態(tài)。數(shù)字電路依照0和1的穩(wěn)定情況來(lái)作為運(yùn)算基礎(chǔ)，所以這其中就會(huì)存在噪訊界限。相對(duì)于模擬電路而言，數(shù)字電路有著非常強(qiáng)大的噪訊。數(shù)字電路中，數(shù)字信號(hào)因?yàn)榕c電流變化中磁數(shù)變化的誘導(dǎo)電壓的影響，電流變化就會(huì)在某個(gè)地方形成了噪訊的產(chǎn)生地，這又與電路長(zhǎng)度、回路的面積息息相關(guān)。數(shù)字信號(hào)轉(zhuǎn)變時(shí)會(huì)帶來(lái)過(guò)渡性的電路，進(jìn)而帶動(dòng)導(dǎo)體產(chǎn)生噪訊電壓，再加上噪訊電流的流動(dòng)會(huì)容易造成數(shù)字電路的誤動(dòng)作。電路的阻抗越高受到外部噪訊干擾就越容易，對(duì)抗噪訊的干擾除了控制噪訊電壓以外，還應(yīng)該加大結(jié)合阻抗，同時(shí)減少輸入阻抗。數(shù)字IC中如果空端子表現(xiàn)出open的狀態(tài)就會(huì)使阻抗變高，這進(jìn)而又會(huì)導(dǎo)致數(shù)字電路極容易受到噪訊的誤動(dòng)作干擾。所以，數(shù)字IC的空端子需要連接電阻與電源。多層板信號(hào)線的阻抗，因?yàn)閷?dǎo)線系設(shè)在背景的表面上，所以也可以減低阻抗的效果。

其次，要注意把握數(shù)字技術(shù)與模擬技術(shù)的融合。因?yàn)長(zhǎng)SI和IC本身的高速化，為了能夠使機(jī)器能夠同時(shí)達(dá)到正常運(yùn)行的目標(biāo)，所以這就難免會(huì)使得技術(shù)的競(jìng)爭(zhēng)越來(lái)越激烈。盡管系統(tǒng)構(gòu)成的電路不一定有clock的設(shè)計(jì)，但是毋庸置疑的是系統(tǒng)是否可靠必須要考量到選用電子組件、封裝技術(shù)等綜合因素上。數(shù)字或模擬電路的極其小型化、多功能化、高速化會(huì)使得小功率信號(hào)與大功率信號(hào)、低輸出阻抗與高輸出阻抗、小電流與大電流等問(wèn)題常常會(huì)在同一個(gè)密封密度的電路板中出現(xiàn)，設(shè)計(jì)人員置身于這樣的環(huán)境就將面對(duì)如此高難度和富有設(shè)計(jì)思維的挑戰(zhàn)。

最后，數(shù)字集成電路的選擇上也需要注意。基本門(mén)電路是由簡(jiǎn)單的分離元件構(gòu)成，雖然設(shè)計(jì)起來(lái)比較容易簡(jiǎn)單，但是運(yùn)行和反映的速度很多時(shí)候相對(duì)較慢，負(fù)載承受的能力也較差，電氣的性能也有待進(jìn)一步提高。目前使用得最為廣泛則是數(shù)字集成電路。其優(yōu)點(diǎn)是：體積較分立元件設(shè)備小幾百倍；抗干擾能力強(qiáng)；故障率和功耗率都很低，輸出電阻低；輸出特性好；穩(wěn)定性強(qiáng)。數(shù)字集成電路中又以是CMOS和TTL系列電路這兩種為主。CMOS系列器件的工作電壓在3～18 V之間，TTL系列的工作電壓是5 V，所以CMOS電路的工作范圍相對(duì)較廣，其噪聲的容限也較大，所需要消耗的功率相對(duì)較低。盡管CMOS的電路輸入端進(jìn)行了保護(hù)電路的設(shè)置，但是因?yàn)橄蘖麟娮璧某叽缬邢藓捅Ｗo(hù)二極管，這就會(huì)難免使得其承受的脈沖功率和靜電電壓受到限制。CMOS電路在運(yùn)輸、組裝和調(diào)試中因?yàn)椴豢杀苊獾臅?huì)接觸到靜電和高壓的物件，所以要保護(hù)好輸入的靜電。此外，CMOS還會(huì)產(chǎn)生電路鎖定效應(yīng)，為了安全和方便的使用，人們一直在致力于從設(shè)計(jì)和制造上排除鎖定效應(yīng)的研究。因?yàn)椋呻娐返囊蠖急容^高，需要先進(jìn)行芯片的設(shè)計(jì)和程序的編制，但是更多的時(shí)候在使用現(xiàn)成數(shù)字電路中進(jìn)行了簡(jiǎn)單的分析，這是非常不夠的。專用的集成電路是一種新型的邏輯器件，因?yàn)槠渚哂徐`活性和通用性的特點(diǎn)，所以成為了對(duì)數(shù)字系統(tǒng)進(jìn)行設(shè)計(jì)和研制的首選器件。總的來(lái)說(shuō)，數(shù)字電路在今后的發(fā)展中還有廣闊的空間，但是其基礎(chǔ)知識(shí)不會(huì)發(fā)生改變，如何進(jìn)行進(jìn)一步的改進(jìn)，這就迫切需要新型的數(shù)字人才去發(fā)現(xiàn)并改進(jìn)當(dāng)中不大完善的地方，完善和彌補(bǔ)電路中的每一個(gè)缺點(diǎn)和不足，使得當(dāng)中各個(gè)部分和環(huán)節(jié)都能發(fā)揮最大的作用。

最后數(shù)字電路系統(tǒng)設(shè)計(jì)也需要從原理方案出發(fā)，把整個(gè)系統(tǒng)按照一定的標(biāo)準(zhǔn)和要求劃分成若干個(gè)單元電路，將各個(gè)單元電路間的連接方式和時(shí)序關(guān)系確定下來(lái)，在這個(gè)前提下進(jìn)行數(shù)字電路系統(tǒng)的實(shí)驗(yàn)，最終完成總體電路。數(shù)字系統(tǒng)結(jié)構(gòu)由時(shí)基電路、控制電路、子系統(tǒng)、輸出電路、輸入電路五部分構(gòu)成，當(dāng)中數(shù)字系統(tǒng)的核心是控制系統(tǒng)。數(shù)字電路系統(tǒng)的設(shè)計(jì)有分析系統(tǒng)要求、設(shè)計(jì)子系統(tǒng)、系統(tǒng)組裝和系統(tǒng)安裝調(diào)試等步驟組成。數(shù)字電路系統(tǒng)的設(shè)計(jì)也不是一次兩次就能完成，需要設(shè)計(jì)人員進(jìn)行反復(fù)的測(cè)試。

參考文獻(xiàn)

[1]黃得勇.高速電路設(shè)計(jì)中的信號(hào)完整性研究[M].電訊技術(shù)，2004，20（2）：149-152