基于IQ 調制的零中頻干擾激勵器設計與實現

徐云

（合肥電子工程學院，230037）

0 引言

干擾激勵器是干擾機的核心部件，其主要功能有兩個：基帶信號產生/選擇，信號調制的實現。早期的干擾激勵器主要通過模擬器件實現，對每一種調制方式通常需要單獨搭建一個模塊，存在著線性性能不夠好、設備調試復雜、體積較大、升級維護困難等缺陷。

近年來，隨著數字信號處理技術的發展，越來越多的干擾激勵器采用了數字處理技術實現，特別是普遍采用FPGA+DDS的方式實現，較好的解決了模擬干擾激勵器存在的一些問題。其基本思想是：通過對輸入的數字基帶信號（或者對輸入的模擬信號取樣變換為數字信號）使用FPGA 芯片進行數學運算實現信號調理和調制，利用高速DDS 實現頻率變換，最后采用D/A 變換得到需要的激勵信號。如文獻[1～5]中提出了采用FPGA+DDS的方式實現了多種類型的調幅/調頻等激勵器，取得了較好的效果。但是這些方法也存在一些缺陷，主要有：基于FPGA 芯片運算的各種調制算法相對復雜；對某些調制方式來說，采用FPGA 芯片運算需要占用較多的芯片資源，特別是當需要多種調制方式時芯片資源占用更多。

理論研究表明：任何一種信號調制均可用正交調制實現[1]。據此，本文基于IQ 調制原理，采用高級程序設計語言，利用通用計算機在零中頻上實現干擾激勵器。

1 系統總體框架設計

系統總體框架如圖1所示，主要由零中頻IQ 調制器器、數字上變頻及D/A 轉換三個部分組成。其工作流程是：零中頻IQ 調制器產生需要的各種調制信號，由于該激勵信號的頻率在零中頻上，需要送往數字上變頻器實現頻率搬移到射頻的目的，最后通過D/A 轉換為模擬信號送往功放。

本文工作重點在零中頻IQ 調制器上，設計的基本思路是：通過分析各種調制方式的特點，對數字基帶信號（如計算機中存儲的音頻文件、隨機噪聲等）進行IQ 調制，將調制后的兩路零中頻IQ 信號通過相關計算機接口（如PCI 總線/USB 總線/網絡）發送給數字上變頻器實現頻率搬移。

2 系統模塊設計與實現

2.1 基帶干擾信號產生

干擾激勵器的重要功能之一是能夠產生多種類型的基帶信號，常見的如語音信號、模擬的隨機噪聲、數字隨機序列等。語音信號及數字隨機序列在干擾激勵器中經常用到，因此，作為示例本文給出利用通用計算機產生語音基帶信號和受控于數字隨機序列的2ASK 信號的方法。

圖1 系統總體結構

2.1.1 語音基帶信號的產生

語音信號來源主要有兩個方面：計算機中存儲的各種語音文件（常見的如波表文件）以及通過聲卡或者其它采集設備實時采集的語音信號流。為簡單起見，本文直接使用計算機中存儲的波表文件，其基本思路是：解讀波表文件的數據格式，將文件中存儲的聲音數據讀入內存，根據其采樣率、通道數量、量化位數等參數，進行數據的適配，形成新的基帶數據緩存，以便于下一步的IQ 調制，其流程如圖2所示。

2.1.2 隨機2ASK 信號產生

2ASK 信號實際使用時又稱Morse 報，廣泛應用于軍事和民用通信中，Morse 報一般先用單音正弦波（頻率可以選擇1000Hz等）對基帶數字序列進行調制，然后再采用單邊帶方式調制到射頻。Morse 報產生時需要考慮其報文種類（數碼、字碼、混合碼；長碼、短碼），報速等參數，其流程如圖3所示。

2.2 IQ 調制的實現

2.3 工作流程的實現

零中頻IQ 調制數據產生可以有兩種方案：一次性產生全部所需干擾數據或者連續不斷的產生一小段干擾數據直至干擾停止。

第一種數據產生方案的優點是一次產生全部所需干擾數據，因而干擾激勵器在整個干擾時間內可以連續不斷的對目標實施干擾，直至干擾時間結束。此種方案存在的最大問題是干擾反映時間（從收到干擾指令開始到發出干擾信號為止的這段時間）隨著干擾時間的增加而增加，并且當干擾時間較長時會導致占用大量的系統內存用于存放干擾數據。

第二種數據產生方案則是利用數據產生線程，每次生成一小段干擾數據，循環產生干擾數據，直至停止干擾。此種方案的缺點是需要合理設計每一小段數據的長度，如果設計不當，可能導致激勵器輸出數據的不連續，從而導致干擾信號的中斷。但是此種方案的優點也很明顯：干擾反應時間短、系統內存開銷小，因此本文采用第二種數據產生方案。

圖2 語音基帶信號產生流程

圖3 隨機2ASK 信號產生流程

圖4 激勵器工作流程

表1 激勵器數據產生時間性能測試（1K=1024）

干擾激勵器工作流程主要包括兩個步驟：確定干擾參數以及產生零中頻的干擾激勵信號。確定干擾參數是指激勵器根據干擾指令確定相關干擾參數，包括干擾信號調制類型、干擾基帶信號類別，以便下一步產生干擾激勵信號。產生干擾激勵信號是指根據上一步中確定的相關干擾參數，啟動干擾激勵數據產生線程，源源不斷地生成零中頻調制信號數據流，并通過計算機相關接口送往上變頻器實施數據上變頻。如圖4所示。

3 仿真及結果分析

為驗證上述零中頻IQ 調制方案的可行性，本文在WindowsXP 平臺下，使用Microsoft Visual C++構建了干擾激勵器的原型，并對原型輸出的時間性能進行了測試。

時間測試的目的是驗證在Windows 平臺下使用通用計算機產生干擾激勵信號在時間上能否滿足需要：能否實時或準實時的為上變頻器提供足夠的干擾激勵信號數據，從而確保干擾激勵器能夠連續有效的工作。

本文在Thinkpad T61筆記本計算機（CPU 主頻2.0GHz，內存2G）上進行了測試，測試信號調制方式為SSB，干擾基帶信號為計算機上存儲的wav 格式的語音文件，語音信號的采樣率為8000Hz，采樣精度為8bit（單聲道），測試結果如表1所示：

測試結果表明：當一次生成的數據量小于等于1K或者大于等于512K時，生成干擾數據所需時間與對應的信號時間之比明顯加大；而當一次生成的數據量介于2K 到256K 之間時，生成干擾數據所需時間與對應的信號時間之比基本恒定。由此可知：當一次生成的數據量在2K 到256K 之間時從時間消耗上來說是最經濟的。另外由表1可知：產生數據所需時間明顯小于產生的數據對應的信號時間，表明本文所述的方案是可行的。

4 結語

本文在通用計算機平臺上，利用高級程序設計語言設計實現了一種基于IQ 調制的零中頻干擾激勵器，并對其時間性能進行了仿真分析，分析表明：當合理設計生成數據的長度，可以很好的達到設計目標，從而使得干擾激勵器可以生成連續干擾信號。

[1]李康順等，基于改進DDS 技術的FPGA 數字調制器研究與實現，壓電與聲光，Vol.31 No.6，2009

[2]劉偉等，基于FPGA+DDS的信號源設計與實現，微型機與應用，Vol.29，No.18，2010

[3]王龍等，全數字調頻激勵器的設計與實現，微型電腦應用，Vol.27，No.9，2011

[4]王愛華等，數字調頻激勵器中的信號合成方法，北京理工大學學報，Vol.29，No.5，2009

[5]蔣正萍，調頻激勵器的設計與實現，通信技術，Vol.43，No.09，2010