AWGN信號生成器的硬件實現＊

晏光華 袁林鋒 黃 波 張術新

（1.海司信息化部 北京 100841）（2.武漢船舶通信研究所 武漢 430079）

1 引言

為了研究無線信道傳播特性和常用的信道建模方法，并且分析各種信道模型的適用范圍與局限性，需要使用高級信道仿真儀或信道硬件實時仿真器等儀表分析模型的可用性以及可以達到的系統性能[1]。信道對信號的影響除了乘性干擾外，還有加性干擾。通信系統中的加性噪聲通常是一種高斯白噪聲。這種加性高斯白噪聲（AWGN）信號雖然獨立于有用信號，但它卻始終干擾有用信號，因此不可避免地對通信造成危害，特別是移動信道。因此，產生覆蓋全頻段的AWGN信號用于分析無線系統抵抗這種加性干擾的能力顯得尤其重要[2]。

2 AWGN信號生成器的數學模型

高斯白噪聲服從正態分布，其概率密度函數：

式（1）中，α及δ是其均值和方差。Box－Muller方法是目前一種常用的計算機仿真方案，通過兩個在[0，1]上均勻分布的隨機變量x1和x2來產生高斯白噪序列n[3]：

在硬件電路實現中，考慮到電路規模和數據隨機性，首先由量化版的Box－Muller方法產生一個十分近似的高斯分布；然后將多個準高斯分布的序列進行累加，根據“中心極限定理”[4～5]可知累加后的序列十分近似符合高斯分布。

為實現這一目的，先將[0，1]遞歸等分為1／16，根據精度需要進行K次遞歸處理，每次遞歸的16個采樣點作為函數f（x）的變量用以近似F（r，s），具體操作采用公式：

用F（r，s）來近似f（x1），其中m表示精確到小數點后的位數，r依次取1～K，表示段數，s依次取1～15，表示子段的序號，δ為采樣的相對位置。這樣得到的F（r，s）序列有2＋m位，其中2位整數，m位小數。注意每個子段的第一個值取0是基于硬件實現上的考慮。

x2的近似與x1不同，不同處在于只將[0，1／4]簡單的等分為256個子段：

其中為一個8bit的隨機數，m′和δ′的含義與m和δ的相同。自然G（s′）用來近似g（x2）。參照式（4）進行高斯信號的合成：

式（7）中，B表示小數點后所取的位數，指示最后生成高斯白噪聲的精度。Sign為1bit的隨機變量，目的是對p（r，s，s’）進行符號補償。為了消除取數的不隨機帶來準AWGN變量n的波動，將每“A”次的結果累加后作為最后的服從高斯分布的AWGN信號，而且改變“A”的值也可以改變信號的能量[6]。

3 AWGN信號生成器性能分析

首先根據式（2）、（3）和（4）生成具有理想高斯分布的序列，觀察序列的值和概率密度函數PDF。在綜合考慮采樣點數和Matlab程序的運行效率[8]后，本次的數據分析樣本數定為184320點。然后按照式（5）、（6）、（7）和（8），產生184320個準AWGN采樣點。綜合考慮電路規模和數據的精度，參數設定如表1所示：

表1 AWGN參數設置

圖1是理想AWGN序列與硬件模擬出來的AWGN的的比較，圖2是兩者的直方圖比較，其中直方圖是概率密度函數PDF的近似求法[7]?？梢灾庇^看出模擬生成的近似AWGN與理想的AWGN極其相似。其實所謂的理想AWGN是不存在的，它也是用計算機模擬的，只不過可以不考慮模擬的效率，不需要考慮實時性，采用軟件模擬相對于硬件實時來說要更加接近于實際情況而已。

圖1 AWGN理想序列與模擬序列

圖2 AWGN理想序列與模擬序列的直方圖

接著對準AWGN序列進行定量分析，以判斷序列是否服從N（0，1）。分析可知，模擬的AWGN序列雖然不是完全的符合N（0，1）但是也極其接近：均值0.0014，方差0.48。

4 加性高斯白噪聲（AWGN）生成單元

本單元功能是實時產生加性高斯白噪聲，整個電路由LFSR（線性移位反饋寄存器）單元電路、ROM單元電路、數據處理單元組成。如圖3所示，LFSR用于產生29bit地址，分別送給不同的ROM存儲器，并且最大程度保證這29位、6組地址的相關系數接近零；ROM用于生成各種函數，即以查找表[9]的形式根據不同參數生成不同的函數值，From存儲對應于式（2）的函數值、Grom存儲對應式（3）的函數值?！熬€性移位反饋寄存器”和“ROM單元電路”這兩部分確定AWGN的逼真度；“數據處理單元”的作用這是根據需要確定AWGN的功率、精度等參數。

圖3 AWGN生成單元

圖中（1.7bit）表示1位整數，7位小數，其余的表示含義相同，最后的14bit整數8bit，小數6bit，由于滿量程的信號位14bit的純小數，所以該噪聲在使用過程中要對噪聲作64倍（2的6次方）放大，之后作為純小數參與數據處理。如此一來使得噪聲的精度只有6bit，這是由整個系統的算法決定的，況且也已經滿足了要求。4bit的增益控制信號Gain，可以實時模擬十六種不同噪聲功率的AWGN信號發生器。

5 結語

AWGN的硬件實現電路復雜程度不是很高，考慮現在有足夠大的FPGA資源，使用“面積換速度”[10]的策略合并輸出，且可以降低工作主頻。該模塊使用一片ALTERA公司出品的FPGA芯片EP20K1500E實現，并已經成功應用于某小型無線信道仿真設備里。

[1]原進紅，匡鏡明.移動無線信道的模擬與應用[J].北京理工大學學報，1994，14（3）：299－304.

[2]Tero Ojanpera，Ramjee Prasad.Wideband CDMA for third generation mobile communications[M].Norwood：Artech House Publishers，2000.151－152.

[3]Donald E.Knuth.The Art of computer programming[M].Massachusetts：Addison－Wesley，1998：177－180.

[4]Alfred Renyi.Probability Theory[M].New York：Dover Pub－lications Inc.，2007：77－79.

[5]John Proakis，Massoud Salehi.Digital Communications[M].New York：McGraw Hill Higher Education，2007：41－42.

[6]Jean Danger，Adel Ghazel，Emmanuel Boutillon.Efficient FPGA Implementation of Gaussian Noise Generation for Communication Channel Emulation[C].Jounieh：The 7th IEEE International Conference on Electronics，Circuits and Systems，2000：366－369.

[7]Ghazel，A.Design and performance analysis of a high speed AWGN communication channel emulator[C].Victoria：IEEE Pacific Rim Conference on Communications，Computers and signal Processing，2001：50－52.

[8]Lee，D.－U.A hardware Gaussian noise generator using the Box－Muller method and its error analysis[J].IEEE Transactions on Computers，2006，55（6）：659－671.

[9]Douglas J Smith.HDL Chip Design（A practical guide for designing，synthesizing and simulating ASICs and FPGAs using VHDL or Verilog）[M].Madison：Doone publications，1996：347－348.

[10]Donald E.Thomas，Philip R.Moorby.The Verilog？Hardware Description Language[M].New York：Springer，2002：87－89.