基于FPGA和DDS的數字調制信號發生器設計與實現

楊東霞，巨永鋒

（長安大學 電子與控制工程學院，陜西 西安 710064）

信號發生器種類很多，按是否利用頻率合成技術來分，可分為非頻率合成式信號發生器與頻率合成式信號發生器。其中頻率合成式信號發生器的頻率準確度和穩定度都很高，且頻率連續可調，是信號發生器的發展方向。頻率合成技術發展很快，先后經歷了：直接模擬頻率合成技術、鎖相頻率合成技術（PLL）、直接數字式頻率合成技術（DDS）和混合式頻率合成技術。模擬頻率合成的信號發生器電路硬件結構復雜，體積大，價格昂貴，不便于集成化；PLL易于集成化，體積小，結構簡單，功耗低，價格低，而且具有極寬的頻率范圍和十分良好的寄生信號抑制特性，但頻率切換時間相對較長，相位噪聲較大；DDS是基于取樣技術和數字計算技術來實現數字合成，產生所需頻率的正弦信號，極易實現頻率和相位控制，且切換時間快，尤其適于合成任意波形，集成度高，體積小，其因頻率分辨率高、頻率切換速度快、相位噪聲低和頻率穩定度高等優點而成為現代頻率合成技術中的佼佼者[1]。直接模擬式、鎖相環式和直接數字式頻率合成技術都有其優缺點，單獨使用任何一種方法，有時也很難滿足要求。此時可將這幾種方法綜合應用，即為混合式頻率合成技術。而隨著微電子技術和EDA技術的深入研究及發展，DDS技術更是得到了飛速的發展，同時，基于現場可編程邏輯門陣列（FPGA）的設計具有靈活、速度快等優點。因此，本文將基于DDS技術，應用Altera公司推出的DSP Builder和QuartusⅡ軟件進行基本DDS建模，然后在DDS模塊的基礎上，通過單片機等電路組成的控制單元的邏輯控制作用，完成一個基于FPGA硬件平臺的數字調制信號發生器的設計與實現。使其具有頻率分辨率高、準確度和穩定度高、抗干擾能力強、相關技術參數靈活可調等優點。

1 DDS及數字調制方式的基本原理

1.1 DDS的基本原理

直接數字頻率合成器（Direct Digital Frequency Synthesizer-DDS）是一種基于全數字技術，從相位概念出發直接合成所需波形的一種頻率合成技術。DDS頻率合成器具有以下優良的性能：工作頻率范圍很寬；極高的頻率分辨力；極短的頻率轉換時間；任意波形輸出能力；數字調制性能好等[1]。

以合成正弦信號為例說明DDS的基本原理。對于一個正弦信號可表示如下：

其中：Sout為正弦信號，fout為正弦信號的頻率。上式正弦信號表示對于時間t是連續的，為了用數字邏輯實現該表達式，需要進行離散化處理。用基準時鐘進行fclk采樣，令正弦信號的相位為：θ=2πfoutt，在一個基準時鐘周期Tclk內，相位的變化量為：

為了對Δθ進行數字量化，并用N位二進制數表示，首先把“滿”相位2π分成2N個間隔點，則每個時鐘周期Tclk內的相位增量Δθ可用量化值BΔθ來表示：

其中BΔθ為整數。于是，上述正弦信號可用下式表示：

其中，θk-1為前一個時鐘周期的相位值，對應的量化值為：。

由上所述，只要將相位的量化值進行累加運算，就可以得到正弦信號的當前相位值θk。其中用于累加的相位增量量化值BΔθ決定了信號的輸出頻率fout，而且為簡單的線性關系。這就是直接數字合成器DDS的設計原理。

圖1所示為一個基本的DDS結構，主要由相位累加器（PD）、相位調制器、正弦查找表（波形存儲器 ROM）、數模轉換器（DAC）等構成。相位累加器是DDS的核心部件，其輸入是相位增量BΔθ，由于與輸出頻率fout成線性關系，故相位累加器的輸入又可以稱為頻率字輸入，事實上，當系統基準時鐘頻率fclk為2N時，BΔθ就等于fout。相位累加器在基準時鐘的作用下進行相位累加，當累加滿時產生一次溢出，就完成一個周期的信號合成。

圖1 基本DDS結構圖Fig.1 Structure diagram of the DDS

相位調制器接收相位累加器的相位輸出，在這里加上一個相位偏移值，主要用于信號的相位調制，如PSK（相移鍵控），不使用時可以去掉該部分，或者加一個固定的相位字輸入。

正弦查找表進行波形的相位到幅度的轉換，它的輸入是相位調制器的輸出，也就是波形存儲器的地址值，其輸出送往數模轉換器，轉化成模擬信號，再經低通濾波器濾除其中的高頻成分，將其變成光滑的正弦波輸出。

由于相位調制器的輸出數據位寬M也是波形存儲器的地址位寬，由于受數模轉換器位數的限制，因此在實際的DDS結構中N雖然很大，而M總為10位左右[1-3]。

1.2 數字調制方式的基本原理

用數字基帶信號將載波信號變換為數字帶通信號（已調信號），以使數字信號在帶通信道中傳輸，其過程叫做數字調制（digital modulation）。一般數字調制跟模擬調制的基本原理相同，但是數字信號具有離散取值的特點。因此數字調制技術有兩種方法：一是利用模擬調制方式去實現數字式調制；二是利用數字信號的離散取值特點通過開關鍵控載波，從而實現數字調制。這種方法通常稱為鍵控法，比如對載波的幅度、頻率和相位進行鍵控，即可得到幅移鍵控（ASK）、頻移鍵控（FSK）和相移鍵控（PSK）3種基本的數字調制信號。而數字信息有二進制和多進制之分，因此數字調制可分為二進制調制和多進制調制。在二進制調制中，信號參量只有兩種可能的取值。當調制信號是二進制數字基帶信號時，這種調制稱為二進制數字調制。在二進制數字調制中，載波的幅度、頻率和相位只有兩種變化狀態，相應的調制方式有二進制幅移鍵控 （2ASK）、二進制頻移鍵控 （2FSK）和二進制相移鍵控（2PSK）[4]。

根據以上數字調制方式的基本原理，基于FPGA和DDS技術，利用DSP Builder工具軟件，即可設計并實現數字調制信號發生器。

2 數字調制信號發生器設計

2.1 系統結構圖

數字調制信號發生器系統結構圖如圖2所示。

圖2 DDS合成數字調制信號發生器系統結構圖Fig.2 Structure diagram of the digital modulation signal generator system on DDS

2.1.1 控制單元

控制單元部分主要完成數據的輸入及控制等功能。為了使所設計的數字調制信號發生器具有抗干擾能力強、相關技術參數靈活可調等優點，此單元以單片機為中心，配以其他輔助電路，其控制作用通過匯編語言編程后下載到單片機來完成，即分別實現對DDS的3個輸入頻率字、相位字及幅度字進行鍵控選擇，從而實現頻移鍵控（FSK）、相移鍵控（PSK）和幅移鍵控（ASK）3種基本的數字調制，反映載波信號的頻率、相位及幅度變化特征，最終得到FSK、PSK、ASK的數字調制信號。

2.1.2 DDS模塊

DDS模塊是本系統的關鍵，圖2中DDS模塊里的DDS基本結構圖如圖1所示，采用FPGA實現。

2.2 基于DDS的數字調制信號發生器設計

首先，利用Matlab和DSP Builder設計出基本DDS模型，再基于DDS子系統，利用其產生的正弦信號作為載波信號，以二進制數字基帶信號為調制信號，實現二進制數字調制信號，進而在控制單元的作用下實現二進制頻移鍵控（2FSK）、二進制相移鍵控（2PSK）和二進制幅移鍵控（2ASK）3種基本的二進制數字調制，最后完成基于FPGA的數字調制信號發生器的設計。

圖3為數字調制信號系統模型。其中控制單元實現頻率字、相位字及幅度字等數據。

圖3 數字調制信號系統模型Fig.3 Model of the digital modulation signal generator system on DDS

輸入及數字調制方式的選擇等功能。

此模型的核心是DDS子系統，其具體結構如圖4所示。DDS子系統共有3個輸入，分別是32位頻率字輸入、10位相位字輸入、10位幅度字輸入；一個10位DDSout輸出。通過改變相位字輸入、頻率字輸入及幅度字輸入，即可獲得所需輸出波形。

圖4 DDS子系統Fig.4 DDS subsystem

通過控制單元可依次實現2ASK、2PSK、2FSK調制。若圖3中譯碼器輸入為00，可實現2PSK的數字調制，圖5為2PSK模型設計圖。

圖5 2PSK調制模型Fig.5 2PSK modulation model

由圖可知，利用二選一多路數字選擇器（n-to-1Multiplexer）模塊對基本DDS模型的相位字進行鍵控，即在控制單元的作用下對所輸入的兩個相位字進行選擇就可以實現2PSK調制。如圖6所示2PSK調制的仿真波形。

圖6 2PSK調制的仿真波形Fig.6 Simulation waveform of 2PSK modulation

同理，若圖3中譯碼器輸入為01，可實現2FSK的數字調制，圖7為2FSK模型設計圖。利用二選一多路選擇器模塊對基本DDS模型的頻率字進行鍵控，即對兩個頻率字（相位增量）進行選擇就可以實現2FSK調制。如圖8所示為2FSK調制的仿真波形。

進而，將圖3中譯碼器輸入設為10，可實現2ASK的數字調制，圖9為2ASK模型設計圖，即利用二選一多路選擇器對基本DDS模型的幅度字進行鍵控，從而實現對兩個幅度字的選擇，并采用乘法器（Product）來完成2ASK調制，如圖10所示為2ASK調制的仿真波形。

圖7 2FSK調制模型Fig.7 2FSK modulation model

圖8 2FSK調制的仿真波形Fig.8 Simulation waveform of 2FSK modulation

3 數字調制信號發生器硬件實現

建模算法仿真完成后，選擇讓DSP Builder自動調用QuartusII軟件， 完成綜合 （Synthesis）、 網表生成（ATOM Netlist）、QuartusII適配，最后通過QuartusII在 FPGA上完成硬件實現后，經DAC進行模數轉換，再經低通濾波器后，可以在示波器上看到一致的波形輸出[5-6]。

4 結束語

圖9 2ASK調制模型Fig.9 2ASK modulation model

圖10 2ASK調制的仿真波形Fig.10 Simulation waveform of 2ASK modulation

文中基于FPGA和DDS技術，利用Matlab/Simulink、DSP Builder、QuartusⅡ3個工具軟件進行基本DDS建模，在DDS模塊的基礎上，根據數字調制方式的基本原理，通過單片機等電路組成的控制單元的邏輯控制作用，設計并實現了數字調制信號發生器，其具有頻率分辨率高、穩定度高、抗干擾能力強、相關參數靈活可調等優點，而且設計方法方便實用。

[1]蔣煥文，孫續.電子測量[M].北京：中國計量出版社，2009.

[2]趙麗娜，郭寶增，劉少鵬，等.基于FPGA的DDS基本信號發生器的設計[J].電子設計工程，2012，20（12）：190-192.ZHAO Li-na，GUO Bao-zeng，LIU Shao-peng，et a1.Design of DDS basic signal generator based on FPGA[J].Electronic Design Engineering，2012，20（12）：190-192.

[3]楊建華，于小寧，朗寶華.DDS技術和FPGA在多功能信號源中的應用[J].西安工業大學學報，2012，32（4）：334-339.YANG Jian-hua，YU Xiao-ning，LANG Bao-hua.A multifunction signal generator based on DDS and its implementation on FPGA[J].Journal of Xi’an Technological University，2012，32（4）：334-339.

[4]樊昌信，曹麗娜.通信原理 [M].北京：國防工業出版社，2008.

[5]潘松，黃繼業.EDA技術與VHDL[M].2版.北京：清華大學出版社，2007.

[6]郝小江，繆志農，黃昆.基于FPGA的數字調制信號發生器設計[J].攀枝花學院學報，2010，27（06）：44-46.HAO Xiao-jiang，MIAO Zhi-nong，HUANG Kun.The design of digital modulation signal generator based on FPGA[J].Journal of Panzhihua University，2010，27（6）：44-46.