一種高精度帶隙基準電壓源電路設計

李俊，李新

（沈陽工業大學 信息科學與工程學院，遼寧 沈陽 110870）

基準電壓源廣泛應用于A/D、D/A轉換器、開關電源以及各種通信電路，它的電源噪聲抑制能力與穩定的溫度特性是影響A/D，D/A速度與精度的重要因素，甚至影響整個系統的性能，良好的基準電壓源設計才能滿足需要[1]。帶隙電壓基準（BGR）技術日趨成熟，具有較高精度，較低功耗的BGR在電路中被廣泛應用[2-3]。

利用雙極型晶體管的基區-發射區電壓差ΔVBE在不同電流密度偏置下具有正溫度系數，而其本身的基區-發射區電壓VBE具有負溫度系數，這兩個電壓線性疊加，得到較合適的近似零溫度系數的基準電壓源[4]。該帶隙基準電壓源電路增加了啟動電路和PTAT電流產生電路，其中PTAT電流產生電路是該基準源的核心，通過對電路的分析與研究，給出了基于0.5 μm高壓BiCMOS工藝下的帶隙基準電壓源的設計和仿真結果。

1 傳統的帶隙電壓基準源

傳統的帶隙電壓基準源原理圖與電路結構如圖1所示。

圖 1（a）中，以 VBE（on）和 VT為基準的偏置源會有相反的TCF，輸出電流可能以 VBE（on）和VT的某種復合電壓作為基準源，如果復合方式得當，可使輸出溫度系數為零，該電路輸出電壓為：

圖1 傳統帶隙基準電壓源Fig.1 Traditional bandgap reference

從而確定要求的M值。

對于圖1（b），已知兩個雙極晶體管工作在不相等的電流密度下，它們的基極-發射極電壓的差值與絕對溫度成正比。在圖 1 中，如果 MP1，MP2是同樣的晶體管（IS1=IS2），且偏置的集電極電流分別為nI0和I0，忽略它們的基極電流，那么

通過確定VBE（on）的溫度系數，使輸出電壓與溫度無關，即

雙極晶體管的偏置電流實際上是與絕對溫度成正比（PTAT）的，假設 MP1與 MP2為相同的管子，要使 ID1=ID2，電路必須保證 VX=VY。 所以，ID1=ID2=（VTlnn）/R，結果，使 ID3產生同樣的特性，并將PTAT電壓ID3R2加到基極-發射極電壓上，因此輸出電壓為

只要保證（4）式中兩項和是零，VBE3的值以及Q3尺寸的選擇都有幾分任意。實際上，由于晶體管之間的不匹配，以及R1的溫度系數，ID5的變化會偏離理想的等式，給輸出電壓Vref帶來誤差。傳統電路還存在電源電壓較高，基準電壓輸出范圍有限等問題，因此需要不斷的改進與提高。

2 帶隙基準電壓源電路設計

基于0.5 μm高壓BiCMOS工藝下的帶隙基準電壓源電路如圖2所示，電路由啟動電路和帶隙基準電壓產生電路兩大部分組成。

圖2 帶隙基準電路Fig.2 Circuit of bandgap

在與電源無關的偏置電路中，重要的問題是“簡并”偏置點的存在，使電路有兩種可能的狀態：一種是工作狀態，另一種是電路中沒有電流流過，這是所不希望的狀態[5]。增加啟動電路，使該電路在電源上電時，能驅使電路擺脫簡并偏置點，正常啟動并穩定工作。圖2中左半部分即為該帶隙基準電壓源的啟動電路部分， 主要由 R1、R2、MP1、HAP1和 HAP2構成，其中HAP1與HAP2為高壓非對稱PMOS管，HAP1與HAP2構成電流鏡，由于兩者尺寸相同，HAP2的漏極電流與HAP1的漏極電流相等。當電路未進入工作狀態時，HAP1與HAP2導通處于開啟狀態，通過增加VDD端電壓，使得R1上壓降逐漸增大，因此通過1的電流增加；由于1與2構成的電流鏡的作用，通過R2的電流與R1上的電流相同，所以R2上電流也隨著VDD端電壓上升而升高，R2兩端的電壓也隨之升高；當VDD增加到一定程度后，R1遠離地端的電勢將逐漸升高到該工藝下高壓非對稱PMOS管的截止電壓，并保持穩定，此時R1上的電流也趨于穩定，R2上電流也將趨于穩定，在R2遠離HAP2端將得到一個較穩定的開啟電壓，經計算并仿真測得這個電壓為5.92 V。

對于電壓產生電路，PTAT電流產生電路是該電路的核心部分，應用了 BCD工藝下的PNP管。主要由MP2、MP3、HSP3、HSP4、HSN1、HSN2、MN1、MN2、R3、Q1、Q2構成。 其中 MP2、MP3、HSP3、HSP4、HSN1、HSN2、MN1、MN2、R3構成與電源無關的偏置，Q1、Q2產生與溫度無關的基準。

在偏置電流電路中，IREF通過某種方式由Iout得到，如果Iout最終與VDD無關，那么IREF則不受VDD影響，即與電源無關。當忽略MOS管溝道長度調制效應時，有Iout=KIREF，因為每個以二極管方式連接的器件都是由電流源驅動的，所以IREF近似的與電源無關[6]。 圖 2 中 MP3、HSP4、HSN2、MN2的寬長比分 別 是 MP2、HSP3、HSN1、MN1的 二 倍 ， 其 中 MP2、MP3、HSP3、HSP4與 HSN1、HSN2、MN1、MN2分別構成共源共柵電流鏡，生成與電源無關的電流偏置，影響電流精度的關鍵因素就是漏-源電壓，漏-源電壓的變化會嚴重影響漏極電流的匹配。對于普通電流鏡電路，因它們的漏-源電壓不同，從而失配與溝道調制效應會造成組成電流鏡的兩個晶體管的柵-源電壓有差異，從而導致輸出電流發生很大變化。采用共源共柵電流源結構的電路，優點在于它會有一個很大的輸出電阻，這在鏡像電流源中非常重要，能夠提高輸出基準電壓的穩定性，此外該結構能夠減小溝道調制效應的影響，能夠改善電源抑制和初始精度等電路的重要性能[7]。圖2中經過MP4，與HSP5最后從HSN3中流出的電流和VT有關，所以電阻R4的壓降也與VT有關，在做仿真的過程中，通過對R4的阻值優化，最后選擇合適的電阻值使VOUT輸出帶隙電壓。

對于 MP2與MP3和MN1與 MN2，由于 R3的存在，根據電路圖可寫出VGS1=VGS2+ID2R3，假設MN2的寬長比是MN1的K倍，則有：

忽略體效應，則有：

于是得到Iout的表達式：

從式（7）可以看出，Iout與電源電壓無關。 因此 MP2、MP3、HSP3、HSP4、HSN1、HSN2、MN1、MN2、R3共同構成了與電源無關偏置電流的產生電路。

雙極型晶體管的基極-發射極電壓具有負溫度系數，對于一個雙極型晶體管可以寫出CSBET其中TkT/q，設b為固定的比例系數，Eg≈1.12 eV為硅的帶隙能量，則有

其中 m≈-3/2，又 VBE=VTln（IC/IS），將 VBE對 T 求導并結合式（8）推導可得：

式（10）給出了在一定溫度T下基極-發射極電壓的溫度系數，從中可以看出，它與VBE本身的大小有關。當VBE≈750mV，T=300 K 時，?VBE/?T≈-1.5 mV/K， 可以看出 VBE具有負的溫度系數。

當兩個雙極型晶體管工作在不相等的電流密度下時，假設基極-發射極電壓分別為VBE1與VBE2，則二者的差值ΔVBE=VBE1-VBE2與絕對溫度成正比。Q1與Q2為采用BCD工藝的pnp 三極管，對于 Q1、Q2有：

這樣，VBE的差值就表現出正溫度系數：

這個溫度系數與溫度和集電極電流的特性無關。

利用上面得到的正、負溫度系數電壓，結合公式（12）

通過確定α1和α2的值，即可得到零溫度系數的電壓源。

在設計的電路中，假設Q2的發射極面積是Q1的k（k＞1）倍。Q1兩端的電壓等于Q2和R1兩端的電壓之和，則有：VBE1=VBE2+IBE2R3，可推出：

設 R4=LR3，IR4=2IR3，那么，輸出電壓為：

由式（13）與式（14）得

若獲得溫度系數為零的帶隙基準電壓，則：

3 電路仿真及結果分析

基于0.5 μm高壓BiCMOS工藝，1.2 V帶隙基準電壓源基準電壓的仿真結果如3所示?？梢钥闯?，通過給VDD端加上升的電壓，電壓從0 V上升到18 V，帶隙基準電壓源輸出端的電壓Vref隨VDD端電壓上升而逐漸升高，當VDD端電壓上升到15 V左右時，電路進入工作狀態，Vref端輸出基準電壓，此時，隨著 的繼續增加，ref不再變化，最后ref端電壓保持在1.215 V。

圖3 帶隙基準電壓Fig.3 Voltage of Band-gap

在做溫度系數的仿真時，由于受到啟動電路的影響，無法得到正確的溫度系數曲線，在仿真時，通過將啟動電路斷路，使得基準電壓隨溫度變化的曲線得以正常仿真。將帶隙基準電壓源電路在-40～85℃范圍內進行仿真分析，得到帶隙基準電壓源的溫度系數仿真結果如圖4所示，可以看出，室溫下帶隙基準電壓源的基準電壓為1.215 0 V，85℃時帶隙基準電壓為1.216 05 V，可得該帶隙基準電路的溫度系數為7 ppm/℃。

圖4 溫度系數Fig.4 Temperature coefficient

4 結 論

通過對傳統的帶隙電壓基準源[9]進行改進，增加啟動電路，采用共源共柵結構的PTAT電流產生電路，設計了一種高精度、與電源和溫度無關的具有穩定電壓輸出特性的帶隙電壓源。該設計電路在0.5 μm高壓BiCMOS工藝下實現，結果表明在-40～85℃范圍內該帶隙基準電路的溫度系數為7 ppm/℃，室溫下的帶隙基準電壓為1.215 V。

[1]Hoi-Jun Yoo，Seung-Jun Lee，Jeong-Tae Kwon，et al.A precision CMOS voltage reference with enhanced stability for the applications to advanced VLSIs[C]//IEEE proceedings of International Conference，1993：1318-1321.

[2]Tadeparthy P.A CMOS bandgap reference with correction for device-to-device variation[C].Proc of the 2004 Int Symp Circ and Syst， Vancouver，Canada，2004：395-400.

[3]楊萬杰.低供電電壓基準電壓源設計[D].湖南：國防科學技術大學，2011.

[4]史凌峰，王根榮，來新泉，等.新型過壓保護電路設計[J].電子科技大學學報，2011，40（2）:210-213.

SHI Ling-feng，WANG Gen-rong，LAI Xin-quan，et al.Novel over-voltageprotection circuitdesign[J].Journal ofthe University of Electronic Science and Technology of China，2011，40（2）:210-213.

[5]R.Jacob Baker著.CMOS電路設計、布局與仿真[M].劉艷艷，張為，等譯.2版.北京:人民郵電出版社，2008.

[6]畢查德.拉扎維，模擬CMOS集成電路設計[M].陳貴燦，程軍，張瑞智，等譯.西安:西安交通大學出版社，2003.

[7]Paul R.Gray，Paul J.Hurst，Stephen H.Lewis，等.模擬集成電路的分析與設計[M].張曉林等譯.北京：高等教育出版社，2011.

[8]Razavi B.Design of analog CMOS integrated circuits[M].New York:McGraw-Hill，2001.

[9]李帥人，周曉明，吳家國.一種高精度低溫漂帶隙基準源設計[J].電子科技，2012（9）:88-90，114.

LI Shuai-ren，ZHOU Xiao-ming，WU Jia-guo.Design of a highprecisionlowdriftbandgapreference[J].Electronic Science and Technology，2012（9）:88-90,114.