高精度電流偏置電路的設計*

蔣本福，楊 驍

（華僑大學 信息科學與工程學院，福建 廈門 361021）

基準電路要求產生一個獨立于電源電壓和工藝，并具有特定溫度特性的直流電壓或者直流電流，包括基準電壓源和基準電流源兩種。基準電流源在射頻/模擬和數模混合集成電路中廣泛應用，其精度直接影響整個芯片的性能。在基準電壓電路中，帶隙基準電路能夠產生一個與電源和工藝參數相關度很弱并具有確定溫度特性的直流電壓，得到了廣泛地應用。通常實現基準電流源有兩種方法：一是將具有正溫度系數的電流和具有負溫度系數的電流進行加權求和，這種方法得到的電流溫度特性較好[1]；二是把帶隙基準電壓加在電阻兩端從而產生基準電流，在已有帶隙基準電壓的情況下無需增加過多器件即可得到基準電流[2]，同時，帶隙基準具有較高的電源抑制比，可提高基準電流的輸出精度。

RF無線收發芯片會受到串擾和襯底噪聲的影響，因此電源的噪聲比較大，對于電流源這樣精度要求高的模擬電路就要有較高的電源抑制比。本文設計了一種應用于射頻（RF）無線收發機SoC芯片中高精度的電流偏置電路。即把帶隙基準電壓加在電阻的兩端，產生基準電流，可提高基準電流的電源電壓抑制比。采用增益提高型電流鏡電路，提高輸出阻抗，減小溝道長度調制效應對基準電流的影響，產生高精度電流的偏置電路。基準電流偏置電路整體架構如圖1所示。

圖1 基準電流偏置電路

1 帶隙基準以及啟動電路

1.1 帶隙基準電壓核心電路

本文采用的帶隙基準電路如圖2所示，M9～M12構成低壓共源共柵電流源結構，提高了輸出阻抗，從而減小溝道長度調制效應對3路電流匹配精度的影響。同時，該結構與傳統共源共柵結構相比，能減小消耗的電壓余度，適合在低電源電壓中應用。M5/M6/Q0和M7/M8/Q1分別為帶隙基準核心電路M13/M15和M10/M12/M18管提供偏置電壓。

圖2 帶隙基準電路

帶隙基準是通過一個具有負溫度系數的電壓與一個具有正溫度系數的電壓進行權重相加，得到一個在特定溫度下具有零溫度系數的電壓，由電路圖2得到：

其中，Vbe4為Q4的基極-發射極電壓，它具有負的溫度系數；m為 Q2與 Q3的面積比；n為流過 Q3和 Q2的電流比；k為流過Q4和Q2的電流之比。要使Vout在室溫下（27℃）具有零溫度系數，則要求[3]：

在傳統帶隙基準核心電路的設計中，通常要求流過Q3和Q2的電流值相等，即 n=1，則就要求這兩個三極管Q3和Q2的面積比值m較大。模擬電路的設計，往往需要在各種參數之間折衷考慮。從式（2）可以看出，增加n值會增加電路的功耗，但是可以減小Q2與Q3面積比值，從而減小芯片面積。同時在實際電路中，電路的不匹配以及溝道長度調制效應，會使在X點和Y點的電壓之間存在失調電壓Vos。當考慮失調電壓后，輸出電壓基準電壓可表示為：

從式（3）可以看出，ln（mn）越大，kRout/R1 越小，則失調電壓對帶隙基準電壓的影響就越小。在設計中，通過對功耗、面積、失調電壓對基準電壓的影響因素進行綜合考慮，并經過多次仿真，最終參數取值為 n=2，m=5，k=5，Rout=45 kΩ。

1.2 啟動電路

在圖2所示的帶隙基準電路中由于簡并偏置點的存在，即使給電源上電，電路中的晶體管也有可能處于傳輸零電流的狀態。為了防止此種情況發生，需要啟動電路加以解決[4]。本文設計的啟動電路如圖2中左邊框圖內所示，即圖中M0～M4組成的啟動電路，當 M2柵極給高電平脈沖，M3的柵極開始放電，即A點電位拉低，M3和M4導通，此時啟動電路開始工作。E和F點的點位拉高，M13～M16導通，完成啟動。帶隙基準電路開始正常工作，M0導通，A點電位又慢慢拉高，M3、M4關斷，此時，啟動電路又停止工作。

2 高精度基準電流偏置的設計

2.1 電壓電流轉換器設計

為了提高基準電流的電源電壓抑制比，本文采用電壓電流轉換器結構，由一個兩級運算放大器和一個NMOS管源極跟隨器組成。兩級運放的設計如圖3所示，M8～M11組成第一級運放，M13組成第二級運放。M3～M6、R2組成自偏置電流源電路，為M12提供電流，使得M12對電源變化時的電流變化量跟隨M13對電源變化時電流變化[5]。在輸出端得到對電源紋波近似為零的電源紋波增益，以提高運放的PSRR。圖 3中，由 M0～M2、R1組成的啟動電路，可以使電路在很短時間內啟動。

圖3 兩級運算放大器電路

2.2 電流鏡的設計

電流鏡的設計中，輸出阻抗和電流鏡匹配精度是決定電流鏡性能最重要的參數，如圖4所示。本文采用增加輔助運放的設計方法[6]，即在M4的源和柵處增加一個運放管M3，從而提高輸出阻抗。得到：使得VN跟隨VDS0變化，從而減小溝道長度調制效應，提高電流鏡的匹配精度。

圖4 增益提高型電流鏡電路

3 版圖和PEX（寄生參數提取仿真）

基于0.35 μm CMOS工藝設計與版圖實現，版圖面積為0.18 mm2，如圖5所示。在提取版圖寄生參數后，PEX仿真得到：在室溫下輸出電壓保持1.203 5 V，得到的溫度系數TC=15 ppm/℃，如圖6所示。

圖5 基準電流偏置版圖

圖6 基準電壓與溫度曲線

電流源的電源電壓抑制比如圖7所示。在低頻段，增益為90 dB，即使頻率在10 kHz，也有較高增益（30 dB），說明電流源具有較強的抗干擾能力。圖8是電流鏡在外接電阻Rout從1 kΩ～400 kΩ之間變化時，輸出基準的電流大小變化，誤差范圍為 0.000 1 μA，因此可以提供高精度的電流偏置。過A點后，由于外接電阻過高，導致外接電阻上的壓降很大，使MOS管進入線性區工作，因此電流會迅速減小。

圖7 基準電流的電源抑制比

圖8 輸出基準電流與輸出電阻

本文設計了一款應用于RF無線收發芯片的高精度基準電流偏置電路，包括帶隙基準、基準電流源和電流鏡電路的設計。設計帶隙基準電路時，通過對功耗、面積和失調電壓對基準電壓的影響進行綜合考慮，實現電路的最優設計。設計電流源時以帶隙基準電路做偏置，并采用電壓電流轉換器結構提高電流鏡的電源抑制比。為了得到高精度的輸出基準電流，本文采用了增益提高型電流鏡電路，提高電流鏡的輸出阻抗，抑制了溝道長度調制效應對輸出基準電流的精度影響。采用了0.35 μm CMOS工藝設計芯片版圖，版圖面積為0.18 mm2。提取寄生參數后，PEX仿真得到，在外接電阻從1 kΩ～400 kΩ變化時，輸出基準電流的誤差為0.000 1 μA，符合高精度電流偏置電路的要求。

[1]FIORI F，ROVETTI P S.Compact temperture-compensated CMOS current reference[J].Electronics Letters， 2003，39（1）：724-728.

[2]BADILLO D A.1.5V CMOS current reference with extenged temperature operating range[C].IEEE International Symposium on Circuits and System， ISCAS 2002， 2002：197-200.

[3]拉扎維.模擬 CMOS集成電路設計[M].西安：西安交通大學出版社，2003.

[4]ELDBIB I，MUSIL V.Self-cascode current controlled CCII based-tunable band pass filter[C].18th International Conference on Radioelektronika， 2008：24-25.

[5]周瑋，吳貴能，李儒章.一種高電源抑制比 CMOS運算放大器[J].微電子學，2009，39（3）：340-343.

[6]ZEKIA， KUNTMAN H.Accurate and high output impedance current mirror suitable for CMOS current output stages[J].IEEE 1997 Electronics Letters，1997，33 （12），1042-1043.