小波IP 軟核實現及在信號降噪中的應用

胡先偉 李 明

(西安電子科技大學 西安 710071)

1 引言

小波變換相對傅里葉變換具有更強的時頻分析能力，它在處理非平穩信號中表現出了其他數學分析方法所不具有的優點，已逐漸發展成為信息處理、多媒體等領域中的重要理論基礎。但由于它計算復雜度較高，單純軟件算法實現是無法滿足實際工程中的實時處理需要的，而小波變換算法的硬件實現能將其推向更廣泛的實際應用領域。

目前，雖然小波理論已經漸近成熟，但小波變換硬件實現的應用較少。文獻［1］基于小波變換采用中值濾波的方法進行圖像去噪，采用硬件計算閾值，需要估計噪聲方差，計算量大，需要消耗很多資源。由于FPGA 是基于查找表的，具有豐富的寄存器資源，本文設計的可配置IP 軟核，用戶可以根據實際使用需要進行相應的配置，用于信號降噪或數據壓縮;同時本文設計使用的小波系數處理模塊，可以通過軟件仿真或先驗經驗預設閾值，方便用戶更改設計，節約硬件資源，并具有較好的降噪效果。

2 離散小波變換原理

定義連續小波變換為［2］:

式中a ＞0 是尺度因子，b 是位移，可正可負?？紤]函數:

通常，將連續小波變換中連續變化的尺度因子和位移因子離散化，即得到離散小波變換。離散化公式分別取做，這里j ∈Z，擴展步長a0≠1 是固定值，對應離散小波變換函數ψj，k(t)即

而離散化小波變換系數則可表示為:

其重構公式為:

c 是一個與信號無關的常數。

3 小波分解單元設計

圖1 為離散小波Mallat 算法分解框圖［3］。

圖1 離散小波Mallat 算法分解框圖

圖1 為兩級Mallat 算法分解示意圖:待分解的輸入序列進入分解濾波器組后，經過二抽取，得到一級小波分解的高頻細節信號和低頻概貌信號，如有需要，再將作為下一級輸入信號進行繼續分解，得到低頻概貌和高頻細節，如此組成原始輸入序列的多分辨率分解。二抽取環節就是將輸入序列每隔一個輸出一次，組成長度縮短一半的新序列。

圖2 為一級小波分解流程圖:輸入數據進入到小波分解單元后，先進行輸入數據邊界延拓，延拓后的數據在控制信號的作用下進入到小波分解濾波器組，數據經過小波分解高通濾波器處理后得到高頻細節系數，對數據進行二抽取處理后存儲到RAM中，供用戶根據需要進行處理;經過小波分解低通濾波器處理后的低頻概貌系數經過二抽取處理后，直接送到下一級分解濾波器組繼續分解，至此，一級小波分解結束、如此重復，直到達到預定的分解層數位置。

圖3 為FPGA 小波分解模塊框圖。

圖3 FPGA 小波分解模塊框圖

輸入輸出管腳定義:

·data［9..0］:輸入數據總線，寬度為10bit(為原始8 位輸入符號位擴展后);

·clk1/ clk2:小波分解數據輸入時鐘/下采樣輔助時鐘;

·reset:復位信號;

·l_out/h_out［9..0］:小波分解低頻/高頻系數下采樣前輸出數據總線;

·l_sampout/ h_sampout［9..0］:小波分解低/高頻系數下采樣后數據總線;

小波分解模塊中涉及的功能單元介紹:

a.邊界延拓單元:小波變換算法中，假定數據是雙向無限的，且嚴格重抽樣的自帶信號樣本總數不會增加。而在實際處理中，數據一定是有限的，因此必須對邊界進行邊界延拓，以減弱邊界效應帶來的誤差。本文中對數據頭采用鏡像對稱延拓技術初始化處理數據。

b.分解濾波器單元:本文中濾波器采用小波分解FIR 濾波器，濾波器系數根據所用小波預設濾波器系數擴大128 倍做量化處理，最后對濾波器輸出結果截取處理以得到正確結果。

c.數據移位單元:由于常用小波濾波系數較小，幾乎全部位于0.01 到1 之間。系統設計時，為了方便FPGA 數據的處理，將其擴大128 倍。因此在濾波結束后應右移7 位，以得到正確結果。

d.二抽取單元:本文中二抽取的實現采用分頻時鐘和D 觸發器來實現:用分頻后的時鐘對輸出數據進行采樣得到，分頻時鐘使用FPGA 內部的PLL分頻得到。

小波分解模塊中，各級小波的分解是即時進行的:只要上一級小波分解輸出結果有效，下一級分級立即進行;每一級分解產生的小波高頻系數送至緩存單元保存，低頻系數進入下一級繼續分解。

4 小波重構單元設計

圖4 為離散小波重構算法框圖［4］。

圖4 離散小波重構算法框圖

圖4 為兩級離散小波重構算法。小波分解后的小波系數經過高頻細節部分和低頻概貌部分，經過2 插值后進入小波重構濾波器組，處理后的數據經過相加后作為上一級重構低頻概貌部分，如此反復，直到完成小波的重構。

圖5 為小波重構流程圖:以第三級小波重構為例說明一級小波重構流程為:當進行第三級小波重構時，首先判斷低頻概貌數據ca4 是否有效:如果有效，輸出讀使能信號給緩存單元讀出存儲在緩存單元中的高頻細節系數cd4，將兩路數據同步對齊后進行二插值處理，將兩路數據送入重構濾波器組進行重構，重構后的兩路數據進行數據和運算后得到重構到的第三級低頻概貌系數ca3;準備好后再按照上述步驟進行下一級重構，如此反復，直到小波重構完成。

圖6 為FPGA 內部小波重構模塊框圖。輸入輸出管腳定義:

·ca［9..0］:上一級重構輸出低頻系數數據總線;

·cd［9..0］:經過閾值處理后的高頻系數數據總線;

·clk1/2:小波重構數據輸入時鐘/輸入數據上采樣輔助時鐘;

·reset:復位信號;

·ca_cha/ cd_cha［9..0］:經過2 插值后的低頻/高頻系數輸出數據總線;

·l_fir_out/ h_fir_out［9..0］:低通/高通重構濾波器輸出數據總線;

·idwt_out［9..0］:一層小波重構輸出數據總線;

小波重構模塊中涉及的功能單元介紹:

a.二插值單元:實現每采樣一個數據插入一個零值，輸入數據需通過二插值后才能送至重構濾波器進行重構，二插值過程同樣使用分頻時鐘做時鐘時能實現。

b.重構濾波器單元:濾波器采用小波重構FIR濾波器，濾波器系數根據所用小波預設。濾波器系數先乘以128 倍做量化處理，最后對濾波器輸出結果作截取處理以實現除以128 作為濾波結果。

c.數據和單元:高低通濾波器輸出信號相加得到重構信號，其中數據加使用Verilog 自帶的“+”運算。

小波重構中關鍵注意數據對齊:重構用高頻系數與低頻系數必須同步后再送入下一級重構濾波器，否則將造成結果錯誤。圖7 為編譯后該離散小波變換IP 軟核的資源占用示意圖，仿真中使用FPGA 芯片為Altera 公司Stratix 系列EPS602F1020I4。

圖7 離散小波變換IP 軟核資源占用圖

從圖7 可知該芯片所有48352 個LE 資源中，10%用于實現組合邏輯;8%用于實現寄存器，即時序邏輯，FPGA 的整體邏輯使用率小于1%，資源占用率小。

5 離散小波變換IP 軟核在信號降噪中的應用［5］

本文離散小波變換IP 軟核應用于信號降噪的硬件架構框圖如8 所示。

圖8 離散小波降噪硬件結構框圖

a.輸入接口單元設計

主要作用是完成輸入數據的符號位擴展和數據緩沖等預處理，并在控制信號的作用下將數據送入小波分解單元進行處理。

b.存儲單元設計

主要用于存儲小波分解產生的中間數據，用于小波系數的閾值化處理和重構。一個獨立的存儲單元主要由雙口RAM、寫地址產生單元和讀地址產生單元組成。雙口RAM 用于存儲小波分解產生的高頻系數;寫地址產生單元:當小波分解輸出高頻系數有效時，產生寫地址，將數據寫入RAM;讀地址產生單元:當上一級小波重構低頻系數輸出有效時，開始從RAM 讀出高頻系數做閾值化處理并用于下一級的小波重構。

c.控制單元設計

控制單元是整個設計的大腦，負責產生各個單元正確有序運行的控制時序。本文設計中，控制單元主要包括了讀寫使能產生單元，作用主要在于控制數據存儲和讀寫，用以使小波分解和重構能夠有序有效的進行，得到正確的數據結果。

d.系數處理單元設計

本文設計采用軟硬閾值折衷法。定義

上式為軟硬閾值折衷法小波系數估計器。特別地，當a 分別取0 和1 時，上式成為軟硬閾值和軟閾值估計方法。對于一般0 ≤a ≤1 來講，該方法估計出來的數據w^t 的大小介于軟硬閾值之間，故稱之為軟硬閾值折衷法，本文中加權因子a 取值為0.5。

傳統的通用閾值準則降噪方法，對所有的高頻細節系數采用同一個閾值進行閾值化處理，忽略了不同分解尺度上高頻細節系數的差異性。本文硬件設計中采用啟發式閾值準則，分層化閾值估計。結合噪聲和有用信號在不同分解尺度上的變化規律，對每一層高頻系數做一次閾值估計，能夠很好的保留真實信號部分，更加有效的剔除信號中的噪聲成分。模塊中的閾值估計采用Matlab 中的降噪閾值估計函數thselect 完成。

具體降噪流程為:系數處理(見圖9)模塊開始工作后，先將進入模塊的小波系數值進行符號位判斷(判斷正負)，求取小波系數與預設的閾值的差值，再判斷差值與處理前小波系數的符號位是否相等，若相等，則可知原小波系數的絕對值大于預設的閾值，將小波系數與差值的和右移一位，實現閾值化處理;若符號位不相等，則可知原始小波系數小于閾值，認為該小波系數由噪聲產生，直接置零。最后通過對輸出數據進行截取得到新估計的小波系數結果［6］。

圖9 系數處理流程圖

6 仿真與驗證

以下為離散小波變換降噪模塊整體效果仿真，仿真中使用了Matlab 自帶信號Heavysine、Doppler信號，測試數據中所添加噪聲為高斯白噪聲，將FPGA 運行得到的結果以文本形式保存，再通過Matlab圖形化顯示出來，并將降噪前后波形做了對比。圖10、圖11 為仿真降噪結果。

由以上仿真結果可以看出，該信號降噪模塊對Heavysine 信號以及Doppler 信號處理后，降噪后的信號信噪比都有了明顯的不同程度的提高，證明了該離散小波變換IP 軟核應用于信號降噪是有效的。相比于Matlab 分層閾值法仿真效果，本文IP 軟核降噪后效果略差，主要是因為FPGA 邏輯運算中由濾波器系數擴大取整、數據迭代截斷運算造成的。

7 結論

隨著信號處理領域的不斷發展，離散小波變換的硬件實現是使它走向更廣泛應用的需要。本文設計的離散小波變換IP 軟核應用于非平穩信號降噪中取得了不錯的降噪效果，而且可移植性好，可以根據實際工程需要配置系數處理模塊，不論用于圖像壓縮或信號處理，在工程實踐中具有一定的應用價值。

［1］萬海軍，何東健，徐尚中.基于FPGA 的圖像中值濾波算法硬件實現［J］.微計算機信息，2008，24(21) ：280-282.

［2］潘泉，張磊，孟晉麗.小波濾波方法及應用［M］.北京：清華大學出版社，2005，9.

［3］程正興，楊守志，馮曉霞.小波分析的理論、算法、進展和應用［M］.北京：國防工業出版社，2007，7.

［4］齊敏，黃世震.基于Matlab 的小波去噪算法研究［J］.電子器件，2012，35(1) ：103-106.

［5］Wavelet denoising based on four improved functions for threshold estimation［J］.Journal of Mathematics.2006，26(5) ：473-477.

［6］周偉.Matlab 小波分析高級技術［M］.西安：西安電子科技大學出版社，2006.