帶隙基準源電路工藝魯棒性設計

姜巖峰,張 東,蔣常斌,李 杰

（北京自動測試技術研究所，北京,100088）

0 引言

集成電路的迅猛發展主要得益于設計方法的改進和制造工藝的革新，使集成度大大提高，但同時，先進復雜的制造工藝引入了越來越嚴重的工藝偏差，增加了電路性能的不確定性和不穩定性，使其在環境溫度，電源電壓發生變化，以及工藝偏差下產生不同的性能，極大地降低了芯片的成品率，使集成電路設計方法受到了極大的挑戰。

魯棒性設計是模擬電路設計中所涉及到最關鍵也是最基本的問題。由于電路的性能或參數往往會因為各種原因而發生變化，如由于電路結構發生改變使性能或參數的實際值與理想值產生偏差，或者在芯片運行工作時受環境溫度的影響而引起性能或參數發生不期望的改變。而所謂的特性魯棒性主要是指在電路的結構、各個參數或者環境溫度發生變化時，電路特性保持不變的能力，針對這一方面主要研究的內容是針對模塊電路的重要性能指標，研究工藝偏差、環境溫度變化、電源電壓變化以及負載變化時產生影響的原因和使其穩定的方法。

電壓基準源是集成電路中最基本的關鍵模塊，電流基準、頻率基準也都是由電壓基準而產生的，它設計的好與壞直接影響到芯片的可靠性和穩定性。多數帶隙被設計成通用的模塊，廣泛適用于各種不同應用,如DC-DC,LDO,DAC,ADC等電路中。

由于受環境溫度變化、電源電壓不同等因素的影響,電路對帶隙基準的精度要求越來越高，而傳統的用正負溫度相互抵消來得到基準電壓的辦法，在實際應用中受溫度系數非線性化的影響，為了滿足高精度、高匹配性的要求，對基準源進行溫度高階補償，即曲率校正。

本文詳細介紹了帶隙基準源的工作原理，并提出一種對電路進行曲率補償，使該電路不僅實現了低溫度系數、低溫漂，而且沒有增加電路的復雜程度。

本文針對這一問題以帶隙基準源為研究對象，分析了對模擬電路進行魯棒性設計時所存在哪些關鍵性的問題，研究了使電路產生不穩定的主要原因，設計出能改善其穩定性的電路結構及補償辦法。

1 帶隙基準電路的魯棒性設計

帶隙基準電路設計是模擬電路和數字電路設計的核心模塊之一，主要的實現方式有電壓基準源和電流基準源。其基本設計思路是將具有負溫度系數的電壓與具有正溫度系數的電壓按照一定的比例系數相加，來去除溫度對輸出電壓的影響，從而達到使工作電壓幾乎呈現零溫度系數。

傳統帶隙基準電路如圖1所示：

由圖1可得：

對溫度T求導，可得：

根據文獻[9],在T=300K時，熱電壓的溫度系數為+0.0087 mV/℃,雙極性三極管(BJT)的基極-發射極電壓VBE的溫度系數為-1.85 mV/℃。在常溫下，帶隙電壓應該為零溫度系數，所以，在T=300K時，令(3.14)=0.不失一般性，N=8,則可得：

（3）式即為傳統帶隙電壓產生電路中，比例電阻阻值所需要滿足的關系式。

器件在制造過程中由于各個原因產生的工藝偏差以及器件在匹配時所產生的參數之間的失配等因素，使實際的輸出結果與理論值之間產生了偏差，從而影響了帶隙基準源各個指標的精度。對于帶隙基準源，除了在版圖繪制上要精心設計外，還要想辦法來消除因外在條件引起的參數的偏差和失調，這一點是尤其重要的。而影響其性能的主要體現在以下幾個方面：三極管基區的電阻的影響，電流鏡的失配，電阻的失配等。在電路圖設計過程中，要多方面考慮，以消除偏差。

（1）三極管基區電阻的影響

在CMOS工藝中PNP管的β較小，流過rb的電流比較大，產生的壓降影響到VBE的值，從而使I-V特性曲線不在呈現指數關系。而消除基區電阻影響的辦法主要采用增大電阻的絕對值或者增大β的值。

（2）電流鏡失配的影響

以圖2的電流鏡為例，在理想情況下：

但在實際中，溝道調制效應使MOS管的I-V特性在飽和區出現非零斜率，從而使電流源非理想。

在消弱溝道調制效應的影響時，可以采用長溝道器件或者級聯電流鏡等辦法。

圖2 基本電流鏡

（3）電阻失配的影響

電阻所產生的誤差是不可避免的，主要有絕對誤差，溫度特性誤差和相對誤差。在電阻的選取中，我們可以選用多晶硅電阻，主要是由于它與CMOS工藝有很好的兼容性，并且寄生電容小與電壓無關，其各項特性指標均優于擴散電阻。

為了得到對溫度、工藝偏差不敏感的高精度帶隙基準，僅僅用傳統的電路是遠遠不夠的。在理論上，帶隙基準源的溫度系數可以為零，幾乎不受電源電壓、溫度、工藝偏差等的影響，但在實際的電路圖設計中，VBE與溫度的非線性關系，所以傳統的帶隙基準沒有理論上那么完美，因此對其的改進是有一定的意義和研究價值的。

本文使用了對帶隙基準中基極-發射極電壓的高階項進行補償和頻率補償的辦法來提高帶隙基準源的精度。

2 多項式溫度補償電路的設計

雙極性三極管(BJT)的基極-發射極電壓VBE可表示為：

式（6）中，T是絕對溫度，VBE0是在溫度為T0的情況下發基極—發射極之間的電壓，VBG0是在溫度為0℃時二極管PN結電壓，T0是參考溫度，η是與溫度無關與工藝有關的常數，α的值與集電極電流IC的溫度特性有關（α=0時，IC是與溫度成正比(PTAT)的電流時；α=1時，IC與溫度無關時）。

由（6）式可知，VBE中與溫度相關的非線性項為TlnT 。用泰勒級數展開，則（6）式可表示為：

式（7）中a0、a1……an為常數，由此可知，VBE(T)為溫度的多項式，而VT只是溫度的一次項，所以僅用K倍的VT來補償VBE的溫度特性，也就只能補償溫度的一次項。其精度非常有限，也就無法滿足一些對基準電壓源的精度要求較高的場合，下面將討論在不改變傳統帶隙電壓產生電路結構的情況，如何改善帶隙電壓的溫度特性。

，由（7）式可知，要使帶隙電壓有更好的溫度系數，就必須在帶隙電壓表達式第二項引入溫度T的多項式，且多項式的系數應為正數，才能使VBE溫度特性的高階項減弱或消失。在傳統帶隙基準電路情況下，即在滿足該表達式的情況，由于VT為溫度的一次項，而lnN為與溫度無關項，所以要引入溫度T的多項式，只能是求助于R2/R1項。為了使兩電阻的比值引入溫度系數，則必須采用不同溫度系數的電阻。

其次，電阻的溫度系數一般為常數，所以電阻R與溫度T的關系可表示為：

式中，R(T0)為電阻在溫度T0時的阻值，K為電阻的溫度系數。所以R2/R1可以寫為：

由于 K1、K2、T0、R1(T0) 和 R2(T0) 都為常數，所以（9）式也可以寫為：

另外，VBE為負溫系數，所以要實現溫度補償，R2/R1應為正溫系數，所以R2/R1對溫度T的一階導數應該大于零。即：

其中,K1,K2分別是電阻R1,R2的溫度系數。所以R2電阻的溫度系數要比R1電阻的大，才能實現多項式補償。

由此可得，要使傳統帶隙電壓產生電路在不改變電路結構情況下，具有多項式溫度補償特性，可以通過采用不同溫度系數的電阻來構成帶隙電壓產生電路，并且R2電阻的溫度系數必須比R1電阻的溫度系數大。

把（11）式、（10）式代入（6）式，可得 ：

由于帶隙電壓VBGR是由一正溫系數的多項式加上一負溫系數的多項式，進而使得VBGR溫度特性的多項式的系數被減弱或抵消，所以從理論上講，我們可以通過不斷調整多項式的系數，更好的實現溫度補償，由于溫度的低次項比高次項影響較大，所以可以在保證室溫下一階溫度系數為零的情況，進行系數的調整，實現帶隙電壓更好的溫度特性曲線。

本文采用PTAT電流結構。使兩個晶體管工作在不同的電流密度下。使它們的基極與發射極之間的電壓差與絕對溫度成正比。利用電阻使該電壓差轉變為電流，再利用電流鏡拷貝該電流，即得到PTAT電流。通過上述理論分析設計出帶隙基準源魯棒性電路如圖3所示：

REF_IOUT：輸出到電感校正以及電纜壓降補償模塊，提供對溫度和VCC不敏感的電流的偏置電壓。

REF_VOUT：輸出到過壓欠壓模塊，提供對溫度和VCC不敏感的電壓。

VBIAS2：對VCC不敏感，溫度系數為負電壓信號，輸出到OSC_RELATE模塊

VBIAS4：對VCC不敏感，溫度系數為正電流的偏置電壓，為過壓欠壓模塊的兩個比較器提供偏置電流，并且為過溫保護模塊以及帶隙基準源模塊內部提供鏡像電流。

VBIAS5：為帶隙基準源模塊內部和過溫保護模塊、過壓欠壓模塊、REGULAOR、DRIVER、電纜壓降補償等模塊提供啟動信號。

3 仿真與討論

溫漂系數是用來衡量帶隙基準的輸出電壓受溫度影響所產生的變化。

現對基準電路分別在電源電壓為6V、5V、6.5V時進行溫度掃描仿真，溫度掃描范圍為：-40℃—125℃。仿真模式為TT、FF、SS。

溫漂系數表示當溫度發生1℃變化時，帶隙基準源的輸出電壓變化的百萬分比。計算公式如下：

由仿真結果及公式（1）可得，基準在各電源電壓下各信號的溫度系數數據如表1所示：

表1 各信號的溫度系數數據

從表1中可以看出電源電壓變化對REF_VOUT的溫度系數影響得到降低。

由于測試發現VCC上會出現峰-峰值比較大的紋波，這種紋波可能會對基準電壓產生影響，現對基準進行VCC紋波電壓的仿真，以驗證其對基準電壓的影響。

此次仿真溫度為-25℃、25℃、125℃，仿真模式為TT、FF、SS。電路所加信號為VCC，我們把VCC設定為：

⑴ 0-100us：0—6V的斜坡上升電壓。

⑵ 100us-1ms：5.5V—6V峰-峰值的三角波電壓，此三角波電壓周期為10μs。

各模式各溫度的紋波數據如表2所示:

表2 紋波數據

從表中數據可以看出，REF_VOUT的紋波值有所下降，比典型值20mV下降至1.5mV，而IBIASQ的紋波值幾乎沒有變化。

4 結論

本文將魯棒性設計概念引入帶隙基準源電路中，通過高階補償，對標準PTAT電路進行了修正，通過仿真可以看出各個參數指標符合要求并且很好的實現了魯棒性設計。在電源電壓，溫度變化，工藝偏差的情況下，各個關鍵電路參數的變化范圍很小，電路的穩定性得到提高。

圖3 帶隙基準源魯棒性設計電路

本文的魯棒性設計思想可用于模擬集成電路的設計中，可明顯提高模擬集成電路的工藝適應能力，提高電路的工藝移植性，從而達到降低開發成本的目的。

[1]朱淑玲,姜巖峰.雙極型靜電感應晶體管的溫度特性.半導體技術.1999年02期

[2]王軍.晶體管的溫度特性以及使用中應注意的問題[J].半導體情報,2001,(01).

[3]FULDE M,WIRNSHOFER M,KNOBLINGER G.Design of lowvoltage band-gap reference circuits inmultigate CMOS technologies[C].IEEE Int SympCirc Syst.Taipei,Taiwan,China.2009.

[4]LIU Yuntao;WEI Ximeng;SHAO Lei.A CMOS Bandgap Reference Voltage Source with 2 ～(nd)-Order Compensation.Microelectronics.2012.01.

[5]閆肅,姜巖峰;開關電源中帶隙基準源的設計.2007通信理論與技術新發展——第十二屆全國青年通信學術會議論文集（上冊）,2007年

[6]張東,姜巖峰,于明;基于帶隙基準源電路的噪聲分析.電子測量與儀器學報.2011年12期.

[7]IM Filanovsky,A Allam.Mutual compensation of mobility and threshold voltage temperature effects with applications in CMOS circuits.IEEE Transactions on Circuits System I,Fundamental Theory and Applications,2001,48(7):876-884.

[8]Ka Nang Leung,Philip K T Mok,Chi Yat Leung.A 2-V 23-μA 5.3-ppm/ ℃ curvature-compensated CMOS bandgap voltage reference.IEEE Journal of Solid-State Circuits,2003,38(3):561-564.

[9]Savvas Koudounas,Charalambos M Andreou,Julius Georgiou.A Novel CMOS Bandgap Reference Circuit with ImprovedHigh-Order Temperature Compensation.IEEE Circuits andSystems (ISCAS).Proceed ings of 2010 IEEE InternationalSymposium on.2010.5-2010.6.

[10]HUIJSING J H,LINEBARGER D.Low-Voltage Operational Amplifiers with Rail-to-Rail Input and OutputStage[J].IEEE Journal of Solid-State Circuit s,1985,SC-20(6):1144-1150.