高速印制電路板設(shè)計(jì)

林初善 冉金志 李倩茹 邵云飛

1.西安通信學(xué)院，陜西 西安 710106

2.中國(guó)人民解放軍76110 部隊(duì)75 分隊(duì)，河南 衡陽(yáng) 421008

1 概述

隨著微電子技術(shù)的發(fā)展，速度已成為許多系統(tǒng)設(shè)計(jì)中需要考慮的最重要因素之一。對(duì)于高速系統(tǒng)的設(shè)計(jì)，無(wú)論是數(shù)字電路還是模擬電路，噪聲是一個(gè)最值得關(guān)注的問(wèn)題。高頻信號(hào)會(huì)由于輻射而產(chǎn)生干擾，亦會(huì)導(dǎo)致振鈴、反射以及串?dāng)_等，如果不加以控制，會(huì)嚴(yán)重降低系統(tǒng)性能。

本文將就高速信號(hào)反射控制、串?dāng)_控制、電磁干擾控制以及疊層設(shè)計(jì)等方面討論高速印制電路板設(shè)計(jì)中需要注意的幾個(gè)噪聲控制問(wèn)題。

2 高速印制電路板設(shè)計(jì)的難點(diǎn)

對(duì)于高速印制電路板設(shè)計(jì)，最重要也是最難的是如何保證信號(hào)的完整性和對(duì)電磁干擾的控制。對(duì)于信號(hào)完整性的分析，主要包括對(duì)反射、串?dāng)_及電源完整性的分析等。串?dāng)_可以使信號(hào)中增加干擾頻率成分，導(dǎo)致信號(hào)質(zhì)量變差，嚴(yán)重時(shí)接收端將無(wú)法接收信號(hào)。電磁干擾是指系統(tǒng)通過(guò)傳導(dǎo)或輻射的方式發(fā)射電磁波影響其他系統(tǒng)或本系統(tǒng)內(nèi)其他子系統(tǒng)的正常工作。它會(huì)影響本系統(tǒng)及其他系統(tǒng)的正常運(yùn)行，也應(yīng)該進(jìn)行嚴(yán)格的控制。

3 信號(hào)的完整性保證與電磁干擾控制

3.1 信號(hào)反射控制

反射是指由于阻抗不匹配而造成信號(hào)能量不完全吸收的現(xiàn)象。當(dāng)信號(hào)在不同媒介傳播時(shí)，由于不同媒介的阻抗不同，導(dǎo)致信號(hào)在不同媒介交界處部分能量不能通過(guò)，情況嚴(yán)重時(shí)，還會(huì)引起信號(hào)在媒介兩端不停地反射，隨之產(chǎn)生一系列的信號(hào)完整性問(wèn)題。但是，在實(shí)際設(shè)計(jì)中，并不能完全保證傳輸線阻抗的恒定不變，只能盡量控制。在設(shè)計(jì)過(guò)程中，采取以下措施來(lái)控制阻抗：

（1）對(duì)于驅(qū)動(dòng)端與接收端的阻抗不一致現(xiàn)象，采用Thevenin 等效阻抗進(jìn)行匹配。采用這種阻抗匹配方式能夠平衡高低電平，提高電路的扇出能力，減小由于占空比失調(diào)引起的能量消耗。

（2）嚴(yán)格控制高速信號(hào)傳輸線的特性阻抗。通過(guò)調(diào)整線寬、線距、疊層厚度等PCB 參數(shù)盡量將傳輸線特性阻抗控制在一個(gè)固定值（如50Ω）。設(shè)計(jì)中信號(hào)走線采用表面微帶傳輸線，它的特性阻抗計(jì)算公式如式(1)和式(2)。

其中，Z0 表示傳輸線的特性阻抗，單位為Ω；W 表示信號(hào)走線的寬度；T 表示信號(hào)走線的厚度；H 表示信號(hào)走線與參考平面的距離；表示介質(zhì)的相對(duì)介電常數(shù)。W、T 和H 這三者的單位要一致；1mil=0.0254mm。

一般情況下高速信號(hào)均采用差分格式，此時(shí)表面微帶差分傳輸線的特性阻抗的計(jì)算公式如式（3）。

式中，D 表示兩差分走線邊沿的距離，單位要與H 的單位保持一致；Z 差分表示差分傳輸線的特性阻抗，單位為Ω；

例如，在設(shè)計(jì)中，如果要把差分微帶傳輸線的特性阻抗控制在100Ω，為此，兼顧其他方面的要求，可以確定各參數(shù)值如下：

W=0.2mm；T=0.03mm；H=0.2mm；D=0.2mm；=4.1（FR-4 材料的相對(duì)介電常數(shù)）。

將以上數(shù)值代入式2 和式3，計(jì)算得差分阻抗Z 差分=100.1Ω。當(dāng)然，以上的計(jì)算并不精確，因?yàn)楣街斜旧砭秃雎粤艘恍﹨?shù)，如表面覆蓋的綠漆厚度以及它的介電常數(shù)等，再加上在實(shí)際制板過(guò)程中，由于工藝上的誤差可能導(dǎo)致各個(gè)參數(shù)值的差異，實(shí)際PCB 板上的差分特性阻抗并不完全等于100Ω。為此可以用專門的軟件進(jìn)一步計(jì)算這個(gè)特性阻抗，但最終的匹配阻抗值則需要在最后的調(diào)試階段進(jìn)行阻值調(diào)整，以達(dá)到完全匹配。用目前較為流行的計(jì)算特性阻抗的軟件Polar Si8000 計(jì)算上例中的差分特性阻抗，得到Z 差分=109.77Ω，這個(gè)值是綜合考慮了表面綠漆及工藝誤差等因素得出的，最后的調(diào)試結(jié)果證明了這個(gè)差分阻抗能夠?qū)崿F(xiàn)較好的信號(hào)質(zhì)量。其界面如圖1所示。

（3）嚴(yán)格進(jìn)行差分線上的阻抗連續(xù)性控制。為了達(dá)到使用差分傳輸線的最佳效果，必須進(jìn)行阻抗連續(xù)性控制，否則信號(hào)就會(huì)在阻抗不連續(xù)的地方產(chǎn)生反射。為此，要盡量做到兩差分線“等長(zhǎng)等距”平行走線，信號(hào)離開(kāi)器件引腳后，要盡量靠近，保持兩差分線距離為0.2mm；盡量不使用過(guò)孔，必須使用過(guò)孔時(shí)要保持兩差分線上的過(guò)孔數(shù)目相等；盡量使用圓弧折線，避免使用或折線，以減少阻抗不連續(xù)發(fā)生的可能性。

3.2 信號(hào)串?dāng)_控制

串?dāng)_是指當(dāng)信號(hào)在傳輸線上傳播時(shí)，因電磁耦合對(duì)相鄰的傳輸線產(chǎn)生不期望的電壓噪聲干擾[5]。這種干擾是由于傳輸線之間的互感和互容引起的，所以對(duì)串?dāng)_的控制也就應(yīng)該從減小傳輸線間的互感和互容入手。在設(shè)計(jì)中，可以從以下三個(gè)方面來(lái)減小串?dāng)_：

（1）使用差分信號(hào)格式。在設(shè)計(jì)初期選擇器件時(shí)就優(yōu)先選擇具有差分信號(hào)接口的器件。由于數(shù)字信號(hào)在差分線上傳輸時(shí)，正負(fù)兩路信號(hào)的相位相差，即信號(hào)是以“差模”的方式傳輸，而噪聲是以“共?！钡姆绞皆谝粚?duì)差分線上耦合出現(xiàn)。在接收端，正負(fù)兩路信號(hào)相減就可以得到信號(hào)，消除噪聲，所以采用差分傳輸線可以有效地減小串?dāng)_。

（2）低速信號(hào)與高速信號(hào)分層布線。將電平幅度較大的低速信號(hào)（如TTL 電平信號(hào)）遠(yuǎn)離高速差分信號(hào)，盡可能將它們布在不同層面上，以減小低速信號(hào)對(duì)高速信號(hào)的影響。

（3）盡量減小地平面與傳輸線之間的距離，將它控制在0.2mm，使信號(hào)回流面積最小。

3.3 電磁干擾控制

圖1 差分特性阻抗計(jì)算界面圖

圖2 6 層板典型疊層結(jié)構(gòu)

電磁干擾(EMI)是電子設(shè)計(jì)過(guò)程中不可避免的一個(gè)問(wèn)題。特別是在高速電路的PCB 設(shè)計(jì)過(guò)程中，如果不對(duì)EMI進(jìn)行有效控制，就很難達(dá)到設(shè)計(jì)目的?？刂艵MI 的主要措施有三種：屏蔽、濾波和接地。它們之間的相互關(guān)聯(lián)的，接地的好壞直接影響設(shè)備對(duì)屏蔽和濾波的要求，而屏蔽的優(yōu)劣也影響著對(duì)濾波器的要求。此外，采用差分對(duì)走線也能起到抑制EMI 的效果。

（1）濾波。一般在設(shè)計(jì)中采用去耦電容、EMI 濾波器和磁性元件等器件來(lái)實(shí)現(xiàn)濾波。通常的做法是用電容值比較高的電容去濾除低頻噪聲，用電容值比較小的電容去濾除高頻噪聲。在設(shè)計(jì)中，每個(gè)電源輸入處各放置一個(gè)47μF 和一個(gè)100μF 的鉭電容，來(lái)抑制電源低頻成分。在器件的每個(gè)電源輸入引腳處盡可能多地放置一些去耦電容來(lái)濾除高頻部分，容值為0.001μF 和0.01μF，電容位置盡可能靠近器件。電容之間使用多個(gè)過(guò)孔到地，電容的過(guò)孔盡量靠近焊盤，這樣可以獲得最佳的濾波效果。此外，磁性元件用于電源濾波的效果非常好。在設(shè)計(jì)中，在每個(gè)電源的輸入端可以串連一個(gè)磁珠，這樣可以有效加強(qiáng)對(duì)EMI的控制。

（2）屏蔽。通過(guò)空間傳播的電磁干擾可以通過(guò)屏蔽進(jìn)行有效地抑制。屏蔽不僅可以避免本系統(tǒng)給其他系統(tǒng)造成影響，而且可以防止外界電磁輻射干擾本系統(tǒng)。

（3）接地。接地方式有很多種，其中多點(diǎn)接地是指電路中的接地點(diǎn)都直接接到離它最近的地，以使得各個(gè)接地線的長(zhǎng)度最小。

4 PCB 疊層設(shè)計(jì)

從前面的分析可以看到，保證信號(hào)到參考平面的低阻抗在抑制EMI 中起著重要的作用，因而在進(jìn)行疊層設(shè)計(jì)時(shí)，應(yīng)該特別注重參考平面層的安排。理想的分層結(jié)構(gòu)應(yīng)該是接地層緊挨著信號(hào)層兩邊，而且保證電源層與接地層相鄰，二者距離盡可能的小。隨著信號(hào)頻率的不斷提高，一般只有6 層以上的PCB 板才能起到良好的EMI 抑制效果。

以6 層板為例，其疊層結(jié)構(gòu)設(shè)計(jì)如圖2所示。

在圖2中，與頂層高速信號(hào)層和底層低速信號(hào)層相鄰的都是地層，距離為0.2mm。兩個(gè)電源層分別與地層近距離相鄰，距離為0.2mm。由于系統(tǒng)需要6 個(gè)電源電壓，如果在一個(gè)電源層上分割困難，則采用雙電源層設(shè)計(jì)。

[1]SI 仿真小組.高速PCB 基礎(chǔ)理論及內(nèi)存仿真技術(shù)[R].2002-10-252002-10-25.上海：ATP 華騰微電子（上海），2002

[2]（美）Mark I.Montrose.電磁兼容和印刷電路板理論、設(shè)計(jì)和布線[M].（劉元安等譯）.北京：人民郵電出版社，2003：151～154

[3]江思敏.PCB 和電磁兼容設(shè)計(jì)[M].北京：機(jī)械工業(yè)出版社.2006.176～183

[4]（美）V.Prasad Kodali.Engineering Electromagnetic Compatibility[M].（陳淑鳳等譯）.北京：人民郵電出版社，2006.210～218

[5]（日）久保寺忠.高速數(shù)字電路設(shè)計(jì)與安裝技巧[M].（馮杰等譯）.北京：科學(xué)出版社，2006.161～164