Baseline JPEG 壓縮器在XilinxFPGA 上的設(shè)計(jì)與實(shí)現(xiàn)

趙恒陽(yáng)，劉 華

（上海交通大學(xué) 儀器工程系,上海 200240）

隨著低功耗、低成本的微型CMOS圖像傳感器和ASIC技術(shù)的發(fā)展，可吞服的 WCE（Wireless Capsule Endoscopy）技術(shù)已經(jīng)得到廣泛研究。從2001年8月WCE最初由GivenImaging公司設(shè)計(jì)實(shí)現(xiàn)至今，其圖像質(zhì)量、幀率、視角、體積和工作時(shí)間等方面都有所改善。隨著WCE概念的進(jìn)一步明確和相關(guān)技術(shù)的發(fā)展，很多新的方向正在被研究，包括提高WCE工作時(shí)間的體外供能方案[1]，改善圖像質(zhì)量、幀率的數(shù)據(jù)壓縮方案[2-3]，WCE位置和姿態(tài)的主動(dòng)控制[4]，WCE的體內(nèi)定位[5]等。由于WCE系統(tǒng)極有可能在未來(lái)的無(wú)創(chuàng)治療（體內(nèi)組織取樣、施藥或微手術(shù)）操作中需要圖像導(dǎo)航，所以高質(zhì)量的數(shù)字圖像采集和傳輸在將來(lái)的WCE系統(tǒng)中將成為重要組成部分[6]。

JPEG有損壓縮算法基于 DCT（離散余弦變換），壓縮比例可以達(dá)到30:1或者更高。與基于小波變換的JPEG2000壓縮標(biāo)準(zhǔn)相比，JPEG雖然有著相對(duì)較低的壓縮比和較高壓縮比下的馬賽克失真，但是可以在壓縮比適中的條件下達(dá)到一定的保真度，同時(shí)在硬件實(shí)現(xiàn)方面更為簡(jiǎn)單。雖然現(xiàn)在出現(xiàn)了使用非JPEG圖像壓縮的WCE解決方案[2-7]，但是在WCE中使用JPEG在有效節(jié)約無(wú)線數(shù)據(jù)帶寬的同時(shí)，還為數(shù)據(jù)接收端的處理和保存帶來(lái)便利。

可行性方面，VGA尺寸的 24位 RGB圖像大小為 320×240×24bytes≈1.8 kbits，在壓縮比為30:1的條件下，達(dá)到25 fps幀率需要的比特率為1.5 Mbps。現(xiàn)在市場(chǎng)上已經(jīng)普遍出現(xiàn)可以滿足2 Mbps，工作在2.4 GHz的無(wú)線收發(fā)芯片。JPEG算法本身不能通過(guò)調(diào)整量化表和哈夫曼表來(lái)直接控制壓縮比例，但是在壓縮比例為 30:1的平均水平下，2 MHz無(wú)線信道可以保證25 fps的信號(hào)質(zhì)量。由于JPEG算法以8×8尺寸的數(shù)據(jù)塊為基本單位進(jìn)行壓縮，而市場(chǎng)上大多數(shù)的CMOS圖像傳感器均采用類VGA的時(shí)序輸出數(shù)據(jù)，所以在整個(gè)壓縮器的輸入級(jí)需要一個(gè)8行圖像數(shù)據(jù)的緩存。數(shù)據(jù)緩存的用途是在接收完8行圖像數(shù)據(jù)后，將數(shù)據(jù)以8×8為單位重新逐行輸出。這個(gè)緩存器所占用的RAM大小是可觀的，一幅QVGA圖像的寬度為320像素，色深為24位，又因?yàn)榫彺嫫餍枰O(shè)計(jì)成為前后臺(tái)交替的形式，所以其雙口RAM需求量為320×8×24×2=122.88 kb。FPGA通常使用 Block RAM解決大塊內(nèi)存使用的問(wèn)題，驗(yàn)證設(shè)計(jì)所選擇的Xilinx Spartan6 XL9含有至多288 kb的雙口RAM，可以滿足算法驗(yàn)證的需求。

1 Baseline JPEG算法實(shí)現(xiàn)

1.1 算法概述

本設(shè)計(jì)的核心基于Baseline JPEG算法[8]，Baseline JPEG接受 8×8尺寸的數(shù)據(jù)塊，依次經(jīng)過(guò)離散余弦變換(DCT)、量化器、折線掃描器和熵編碼器最終產(chǎn)生壓縮數(shù)據(jù)。在JPEG壓縮器開始工作之前，圖像必須被組織成為一系列8×8尺寸的數(shù)據(jù)塊（Checker Board,CB），并經(jīng)過(guò)下采樣（可選）和色彩空間變換。經(jīng)過(guò)壓縮以后，每個(gè)CB被壓縮成為若干位數(shù)據(jù)。為了進(jìn)行方便的數(shù)據(jù)傳輸，另需要將這些數(shù)據(jù)進(jìn)行字節(jié)級(jí)的打包和對(duì)齊。由此，除了 Baseline JPEG核心，還需要一些其他的外圍組件：包括CB生成器、下采樣器、色彩空變換器在內(nèi)的輸入級(jí)，以及包含數(shù)據(jù)打包器、字節(jié)過(guò)濾器的輸出級(jí)。

1.2 離散余弦變換（DCT）和頻率量化

JPEG Baseline壓縮算法中的DCT由公式(1)給出：

頻率量化是JPEG算法得高壓縮比和可控壓縮的主要手段。頻率量化通過(guò)對(duì)頻率矩陣F的各個(gè)分量進(jìn)行不同粒度的量化來(lái)達(dá)到縮減數(shù)據(jù)量的目的。量化器通過(guò)對(duì)CB的每個(gè)數(shù)據(jù)除以給定的量化值（量化粒度）完成量化，如式(4):

式中，B8×8量化結(jié)果；F8×8是待量化的數(shù)據(jù)；Q8×8是量化表元素；[x]代表不超過(guò) 的最大整數(shù)。經(jīng)過(guò)量化以后，矩陣B8×8中將出現(xiàn)很多值為 0的高頻分量。由于 JPEG算法針對(duì)的是連續(xù)變化的圖像數(shù)據(jù)，所以非零分量大多集中在B左上角的高頻區(qū)域。為了提高游程編碼的編碼效率，將量化結(jié)果保存為序列 Z。Z為矩陣B8×8的自左上角開始的折形排列：

1.3 熵編碼(Entropy Encoding)

熵編碼采用包括查分編碼、游程編碼、變長(zhǎng)編碼、哈夫曼編碼在內(nèi)的許多編碼技術(shù)，對(duì)Z進(jìn)行編碼。熵編碼是無(wú)損的，但是對(duì)Z的編碼是高效的。 對(duì)于一幅單色圖片，假設(shè)其經(jīng)過(guò)劃分以后得到的 CB為 X0,X1,X2,...,XN-1，經(jīng)過(guò) DCT和量化后得到的結(jié)果為Z0,Z1,Z2,...,ZN-1，記熵編碼器產(chǎn)生的結(jié)果為S0,S1,S2,...,SN-1。Si由一系列二進(jìn)制數(shù)據(jù)組成:

式中 DCi是量化后的DC分量，ACi,j是交流分量。在這種表達(dá)方式中，ACi,j有可能不含有任何二進(jìn)制數(shù)據(jù)。由于每?jī)蓚€(gè)相鄰CB中的DC分量通常都是接近的，JPEG中使用差分編碼來(lái)降低其中DC分量的平均碼長(zhǎng)。

Baseline JPEG使用游程編碼處理每一個(gè) Z中的AC分量，即Z1,Z2,...,Z63。每一個(gè) AC分量被游程編碼器處理并表示為(run-length,value)的形式。通常情況下，只有非零的 Zi被編碼。相應(yīng)的run-length為此編碼和上一個(gè)非零編碼之間零的個(gè)數(shù)，value為當(dāng)前 Zi的值。run-length以無(wú)符號(hào)整數(shù)的形式儲(chǔ)存在寬度為4的寄存器中，所以游程上限為15。如果遇到大于 15的游程，無(wú)論第 16個(gè)數(shù)字 Zi是否為零，都被強(qiáng)制編碼為 (15,Zi)。另外，由于序列 Z的末尾通常由連續(xù)的零組成，所有末尾連續(xù)的零將被編碼為EOB（End Of Block）—(0,0)，這個(gè)碼字不會(huì)在正常的游程編碼中出現(xiàn)。變長(zhǎng)編碼器對(duì) DPCM對(duì)DC的編碼和AC的值進(jìn)行測(cè)量，將有符號(hào)整數(shù)v 表示為(l,v＇)。

假設(shè)DC的查分編碼和Run-Length Encoder的輸出一起表示則R經(jīng)過(guò)變長(zhǎng)編碼器之后的輸出為哈夫曼編碼用較少的二進(jìn)制碼字表示出現(xiàn)頻率較高的信元，從而達(dá)到縮減數(shù)據(jù)量的目的。JPEG把V中DC分量的l和其余元組中的r和l分別使用不同的哈夫曼表進(jìn)行進(jìn)行哈夫曼編碼，得到最終輸出｝。式中hdc(l)為l經(jīng)過(guò)DC哈夫曼表的編碼結(jié)果，hac(r,l)為r和l經(jīng)過(guò)位拼接以后經(jīng)AC哈夫曼表的編碼結(jié)果。

1.4 Baseline JPEG實(shí)現(xiàn)

Baseline JPEG壓縮器使用Verilog HDL進(jìn)行實(shí)現(xiàn)。實(shí)用的壓縮器分為三部分進(jìn)行設(shè)計(jì)：1）輸入預(yù)處理器（圖1）。輸入級(jí)兼容CMOS傳感器的輸出圖像時(shí)序，以及對(duì)數(shù)據(jù)進(jìn)行進(jìn)行YCbCr422格式下采樣和色彩空間變換。2）壓縮器核心（圖2）。Baseline JPEG核心對(duì)來(lái)自輸入級(jí)的CB進(jìn)行壓縮，并輸出稀疏的變長(zhǎng)數(shù)據(jù)。3）輸出過(guò)濾器（圖3）。將Baseline JPEG輸出的變長(zhǎng)數(shù)據(jù)進(jìn)行對(duì)齊和拼接，并對(duì)數(shù)據(jù)流進(jìn)行JFIF格式兼容的過(guò)濾操作（圖像在以JFIF格式進(jìn)行表示時(shí)，壓縮數(shù)據(jù)中0xff字節(jié)后須添加0x00字節(jié)以與JFIF的標(biāo)記頭相區(qū)分）。

1.5 Baseline JPEG核心

Baseline JPEG Compressor的作用是將輸入級(jí)給出的Checker Board序列壓縮成為 bit串。圖 5描繪了其內(nèi)部結(jié)構(gòu)，省略了全局時(shí)鐘和復(fù)位管理器。在系統(tǒng)復(fù)位以后，復(fù)位管理器根據(jù)前級(jí)模塊的輸出延遲依次復(fù)位內(nèi)部的所有子模塊，這樣包含內(nèi)部狀態(tài)的子模塊就可以正確的工作。

圖1 輸入預(yù)處理器Fig.1 Preprocessor

圖2 Baseline JPEG核心（時(shí)鐘、復(fù)位略去）Fig.2 Baseline JPEG Core(omitted signals of clock and reset)

圖3 輸出過(guò)濾器Fig.3 Output Filter

公式(1)直接給出的 DCT算法需要大量的乘法和加法操作。等效地，兩次應(yīng)用公式(2)可以有效地減少運(yùn)算復(fù)雜度。對(duì)每個(gè) Checker Board，對(duì)其每一行進(jìn)行式(2)給出的變換，再將變換結(jié)果的每一列執(zhí)行一次式(2)變換，即得到 2D DCT的變換結(jié)果。兩次變換之間需要一級(jí)緩沖器，收集和重排第一次1D DCT的結(jié)果。實(shí)事上，使用公式 (3)仍需要大量的乘加邏輯資源。本設(shè)計(jì)中采用文獻(xiàn)[9]提出的無(wú)乘法器硬件DCT算法，將一次1D DCT的復(fù)雜度從64次乘法和 64次加法降低到29次加法和5次乘法。

2 實(shí)驗(yàn)結(jié)果

圖4 基于Xilinx FPGA的驗(yàn)證平臺(tái)Fig.4 Testing platform based on Xilinx FPGA

圖5 圖像測(cè)試結(jié)果Fig.5 Testing results

Baseline JPEG算法在PC平臺(tái)上經(jīng)Xilinx ISim仿真通過(guò)。在Xilinx Spartan6 LX9 FPGA平臺(tái)上，實(shí)驗(yàn)數(shù)據(jù)經(jīng)115200波特率串行接口傳輸至PC端（圖4）。圖5列出了使用不同量化表得到的實(shí)驗(yàn)結(jié)果以及相應(yīng)的壓縮比和峰值信噪比（PSNR）。可見，在壓縮比介于15:1至30:1時(shí)，本設(shè)計(jì)的輸出可以良好地被還原得到近似的原始圖像。在FPGA平臺(tái)上的單元測(cè)試結(jié)果與硬件使用量如表1所示。

2.1 限制與缺陷

相比于未下采樣的 YCbCr444格式，本設(shè)計(jì)中的YCbCr422下采樣可以將原數(shù)據(jù)量降低33.3%。然而，一種PC平臺(tái)上更常用的 YCbCr411下采樣可以降低原數(shù)據(jù)量的50%，并保持人眼視覺(jué)體驗(yàn)基本不變。本設(shè)計(jì)沒(méi)有采用這種體積上更優(yōu)的下采樣主要是考慮到行緩存用量。由于YCbCr422下采樣不在垂直方向上下采樣，所以在輸入級(jí)中僅需緩存一行 Checker Board（8像素行）。YCbCr411下采樣垂直下采樣比為2:1，所以在輸入及需要緩存兩行 Checker Boards（16像素行）。這使得緩存用量提升為 YCbCr422用量的兩倍。

2.2 下一步工作

Checker Board Generator使用了大量的緩存，這在FPGA驗(yàn)證和將來(lái)的ASIC設(shè)計(jì)中都需要大量的Block RAM，但是在VGA及其兼容接口中是不可避免的。如在將來(lái)的工作中可以定制或設(shè)計(jì)以Checker Board為單位進(jìn)行數(shù)據(jù)傳輸?shù)膱D像傳感器，則這一緩存可以省去。另外由于流水線除法器和乘法器的使用，F(xiàn)requency Quantizer和Color Space Translator占用了可觀的邏輯資源。作為折中方案，若采用基于移位的乘/除法器將會(huì)降低邏輯資源用量，但會(huì)引起色彩空間變換及DCT的精度問(wèn)題，以及對(duì)量化表帶來(lái)精度限制。功耗和體積方面[10]，本實(shí)驗(yàn)驗(yàn)證所使用的Xilinx Spartan 6 XL9 FPGA不能滿足將來(lái)集成在可吞服膠囊內(nèi)的要求。在制成膠囊樣機(jī)的過(guò)程中，低功耗和小型封裝的FPGA產(chǎn)品應(yīng)該被考慮。

表1 壓縮器各個(gè)模塊邏輯資源使用量Tab.1 Hardware consumption of the compressor modules

3 結(jié)論

圖像測(cè)試結(jié)果表明，本文描述和設(shè)計(jì)的Baseline JPEG壓縮器在166 MHz的工作頻率下可以達(dá)到壓縮比為30:1至40:1，并保留了原始圖片良好的關(guān)鍵信息。將圖像數(shù)據(jù)在2.4 GHz頻段，以2 Mbps的數(shù)據(jù)速率進(jìn)行傳輸，可達(dá)到至少每秒30幀的數(shù)據(jù)速率，滿足WCE設(shè)計(jì)中視頻導(dǎo)航的圖像質(zhì)量和幀率需求。

[1]Yu,Shi,et al.The Design and Implementation of the Wireless Power Transmission System of Video Capsule Endoscopy[C]//.Macau,Macao:Biomedical Engineering and Biotechnology (iCBEB),2012 International Conference on.IEEE,2012：578-581.

[2]Mostafa,Atahar,Khan Wahid,and Seok-Bum Ko.An efficient YCgCo-based image compression algorithm for capsule endoscopy [C]//.Dhaka:Computer and Information Technology(ICCIT),2011 14th International Conference on.IEEE,2011：219-222.

[3]Vatteroni,M.,et al.Vision system for high frame rate wireless capsule endoscope [C]//Limerick:Sensors,2011 IEEE.IEEE,2011：809-812.

[4]Keller,Jutta,et al.Remote magnetic control of a wireless capsule endoscope in the esophagus is safe and feasible:results of a randomized,clinical trial in healthy volunteers[J].Gastrointestinal Endoscopy,2010,72(5):941-946.

[5]Pahlavan,Kaveh,et al.RF localization for wireless video capsule endoscopy[J].International Journal of Wireless Information Networks,2012,19(4):326-340.

[6]Ciuti,Gastone,Arianna Menciassi,and Paolo Dario.Capsule endoscopy:From current achievements to open challenges[J].Biomedical Engineering,2011(4):59-72.

[7]Daryanavard,H.,G.Karimian,and S.M.R.Shahshahani.A new IC designed inside capsule endoscope for detection of bleeding region [C]//.Isfahan:BiomedicalEngineering(ICBME),2010 17th Iranian Conference of.IEEE,2010:1-4.

[8]Gregory K.W.The JPEG Still Picture Commpression Standard [J].Communications of the ACM,1991,34(4):xviiixxxiv.

[9]Agostini,Luciano Volcan,et al.A FPGA based design of a multiplierless and fully pipelined JPEG compressor[C]//Digital System Design,2005.Proceedings.8th Euromicro Conference on.IEEE,2005:210-213.

[10]黃婷，黃偉.基于不同算法求解子問(wèn)題的Benders分解法在無(wú)功規(guī)劃中的應(yīng)用[J].陜西電力,2013（3）：23-26.HUANG Ting,HUANG Wei.Application ofBenders decomposition based on different method to solve subproblems in reactive power planning[J].Shaanxi Electric Power,2013（3）：23-26.