數字集成電路測試系統的測試結構分析

王 瑛

（寶雞職業技術學院,寶雞,721013）

數字集成電路測試系統的測試結構分析

王 瑛

（寶雞職業技術學院,寶雞,721013）

文章結合數字集成電路測試原理，對基于虛擬電子測量儀器集成系統基礎上的數字集成電路測試儀的硬件結構及工作機制進行分析，并通過結構進行結果的測試。

數字集成電路；測試系統；測試順序

1 數字集成電路測試原理

測試技術按照器件的生產工藝的不同，可分成很多的種類。而歸納起來大致可以分成三種：功能測試、直流參數測試、交流參數測試。

1.1 功能測試

功能測試最主要的用途在于驗證設計的電路是否符合預期以及所需要的功能。其基本的原理是在輸入端施加若干的激勵信號(測試圖形)，并按電路規定的頻率將信號施加到被測的器件，然后通過數據的采集，將輸出的狀態與預期的狀態圖形進行比較，以此查看和判斷電路的好壞。其中，測試圖形往往被看做評判器件功能好壞的重要的方式，而好的測試圖形在實際測試時往往故障覆蓋率比較高，但測試的時間比較短，能有效的檢驗出被測器件的工藝以及故障問題。因此，在測試系統中，測試的矢量精度決定了測試電路質量的好壞。

1.2 直流參數的測試

直流測試主要目的是確定器件的參數。其主要包括接觸性測試、輸出負載能力測試、電源電流測試、漏電電流測試以及轉換電平測試等。

接觸性測試主要測試接口與器件的連接是否正常，其原理是測定輸入和輸出的管腳保護二極管的壓降。

輸出負載能力測試主要目的是通過考察器件在一定范圍的噪聲下待負載的能力，以此判定器件在一定的電流負載下所能達到的輸出電平，如圖1所示。

漏電流測試通過對器件的輸入和輸出的負載的特性進行測定，以此反應其內部與輸入的管腳間的絕緣層 是否形成短路。

電源電流測試是通過PMU的施壓，檢測器件在規定的電壓下所消耗的最大電流功耗，該方法是檢測器件缺陷的最有效方法之一。其可分動態和靜態功耗測試。

1.3 交流參數測試

交流參數測試是對晶體管轉換時的時序關系的測定，其目的是保證器件能夠在規定的時間那日進行狀態轉換。

2 數字集成電路測試系統的組成

隨著我國測量技術、電子技術和計算機技術的發展，數字集成電路的發展已經有原來的單一功能測量到現在的多功能、全方位測量。本文以吉林大學自主研發的基于虛擬技術基礎上的數字集成電路測試儀為對象，對其結構進行分析，主要是因為現代的虛擬技術是未來測試發展的方向。其通過將硬件和軟件結合的方式，完成對被測芯片、器件的自動測試功能，對傳統的測量具有很大的變革。

2.1 虛擬數字集成電路測試儀主要參數與硬件結構

（1）主要參數指標

1）測試速度為40MS/s

2）數據緩存深度為5KB

3）16位邏輯信號輸入輸出（TTL/CMOS）

4）毫安與微安級直流電流信號采集

5）提供電壓為+5V和+12V

(2)系統主要模塊組成

系統主要硬件結構分為信號激勵模塊、總線接口通信模塊、數據采集模塊以及電源轉換模塊。其中總線接口模塊包含雙口RAM與FPGA譯碼單元。

2.2 系統主要模塊分析

（1）總線接口通信模塊

①IDT7130雙口RAM單元

該模塊作為控制器與總線接口的通信媒介，主要包含雙口RAM與FPGA譯碼單元。同時在系統設計時采用IDT7130雙口RAM，同時用FPGA來搭建，減少硬件占用過多的資源，并方便與總線的交互。同時該模塊采用16位的系統數據總線中的低8位作為模塊間的通信，主要是因此該信息傳遞的基本單位為字節。時鐘設置為40M。

②FPGA譯碼單元

該集成電路的測試板卡采用AT89S52型號的單片機。其主要有8位數據端口可以與FPGA進行連接，以此作為雙口的RAM電路中的數據接口。該單片機的地址總線則為8位，以此用于利用FPGA進行地址的譯碼。其譯碼設計的函數采用的LPM_ DECODE”。在進行系統配置的時候，在輸入相應的地址總數之后，系統會自動的創建二進制到十六進制的譯碼單元，并與相應的管腳進行連接已完成與FPGA的搭建。并通過觸發器使能，進行微處理器到FPGA中的譯碼轉換。

（2）信號激勵模塊

①數字電平激勵

該激勵主要為被測電路提供邏輯信號，以此判斷該被測電路是否具備邏輯功能。為該系統采用常規的兩類電平標準LSTTL、CMOS，以此進行驅動的設計。同時，通過對上述兩種電平的電特性進行分析的時候，發現TTL輸出的高電平在最差的時候不能驅動CMOS器件，因此，在TTL的外圍在添加一個電阻，以此拉高電平。而按照上述的參數標準，則采用4.7k的阻值。

②直流電壓激勵

在對被檢測的器件進行直流參數檢測的時候，往往采用向器件的引腳提供一定的電流和電壓進行激勵，如圖1、2的測試原理一樣。而這種電壓或者是電流則是微安級或者是毫伏級的。而在上述的直流信號的輸出中，采用DA轉換電路、微安級恒流源電路以及差分放大電路進行設計。

③直流電流激勵

該系統在測試的時候，針對引腳的開路/短路測試，則需施加直流電流信號激勵。而在上述的電壓激勵中，我們采用增加了一個電阻，以此拉高電壓的作用，但是同時帶來的是系統噪聲的增加，從而影響到了測試的精度。因此，在系統我們采用儀表放大器AD620與運算放大器進行搭建，將原來的反饋電路形成閉環，以此用于微安級的電流的輸出。

（3）數據采集模塊

該模塊主要是對被測器件的管腳信號的相應，并將采集到的信息與期望的信息進行比較，因此判斷器件的好壞。而該系統主要從邏輯電平采集、直流電壓/電流信號采集進行設計。其中的邏輯電平采集則主要是通過FPGA，并以此將其接收到的16為邏輯電平信號按照每8位構成1個字節的規律間數據緩存到FPGA自己定義的FIFO當中。而直流電壓/電流信號采集是指為系統對某些器件進行參數測試，需對器件的輸出的電流進行檢測。而在檢查電流之前，為滿足AD轉換器的電壓安全，則需要將電流轉換成電壓，則首先必須進行電路的衰減。而衰減的電力則通過兩個繼電器來進行控制。

（4）電源轉換模塊

VIIS-EM系統主要提供+5V和+12V的電壓，但按照設計的要求，FPGA還需要3.3V和1.5V的電壓，因此，需要對其進行電壓轉換，而該系統采MAX890L芯片進行穩壓，并以其獨特的滅弧性，從而更好的保護電路。

2.3 測試結果

通過上述的結構組成的系統對器件(SN74HC04N)進行功能測試，從而得出以下結果。

圖 1 含有故障的 SN74HC04N 功能測試

通過上述的測試，我們可以看出該芯片的輸入/輸出引腳正常，可應用到電路中。

4 結束語

通過對基于虛擬技術的數字集成電路測試儀結構進行的分析，我們對測試系統的認識更加系統，并可看出測試系統在其測試原理方面有很多的相似之處。隨著計算機技術的高速發展，未來的微機化+DSP技術必將成為測試的主流方向。

[1] 程明亮.一種通用數字集成電路自動測試儀系統的研制[J].電子科技大學研究生學報,2009(11):29-30.

[2] 胡波,李波,羅賢虎等.微安級數控恒流源的設計[J].電子技術2010(4).

王瑛（1960.8），女，北京人，講師。

Test structure analysis of digital integrated circuit test system

Wang Ying
(Baoji Vocational and Technical College，Baoji，721013)

In combination with digital IC testing theory, based on the analysis of hardware structure and working mechanism of digital integrated circuit tester virtual electronic measuring instruments on the basis of the integrated system and test results through the structure.

digital integrated circuits;test system;test sequence