大功率IGCT并聯關斷過程分析及其試驗驗證

彭振東，任志剛，姜楠，朱紅橋

（武漢船用電力推進裝置研究所船舶綜合電力推進技術重點實驗室，武漢 430064）

0 引言

集成門極換流晶閘管IGCT是在門極可關斷晶閘管 GTO的基礎上發展起來的一種新型硬關斷器件，將結構改進的GTO和極低電感的門極驅動電路結合在一起，并采用集成門極驅動、緩沖層、透明陽極和門極重觸發這幾項關鍵技術實現了器件優越的性能。在器件關斷過程中，不需要dv/dt吸收電路，允許更高的電壓上升率，關斷動作迅速可靠，兼有晶閘管的低通態損耗和高阻斷電壓，以及晶體管可靠的關斷特性[1,2]。

固態斷路器是在大功率半導體器件的基礎上發展起來的，半導體器件的通態損耗和關斷特性是影響固態斷路器整體性能關鍵因素。IGCT作為一種中壓大功率器件，將成為固態斷路器中的理想半導體器件[3]。然而盡管目前ABB公司電流等級最高的5SHY35L4522型IGCT關斷能力可達4kA，但是長期允許通流僅為2.1 kA[4]，使用單個器件很難提高斷路器的額定電流和分斷能力。為了使固態斷路器向高電流等級發展，需要采用多個IGCT并聯來實現，而并聯IGCT的關斷過程決定了整個斷路器的分斷性能，因此有必要對這個過程中電流在各器件間的轉移現象進行深入研究，明確影響電流分配的各種因素，為固態斷路器中半導體功率模塊的設計提供理論基礎。

1 IGCT適合直接并聯的重要特性

與GTO的高關斷增益相比，單位關斷增益會給IGCT的關斷帶來許多好處。首先，門極電流清除P基區過量存儲電荷的時間，即存儲時間ts，被顯著地減小到1 μs左右，而GTO的關斷存儲時間一般為10～20 μs。因此，傳統GTO關斷過程中的自鎖狀態被打破，IGCT的關斷實質上轉變為一個基極開路PNP晶體管的關斷，關斷動作均勻可靠[2]。

圖1為實測IGCT無緩沖硬關斷波形，可以看出其關斷1.4 kA負載電流時的存儲時間ts僅為1.3 μs左右。如果在有dv/dt緩沖電路條件下關斷，一旦陽極電壓vAK開始建立，陽極電流iA就會下降，如此關斷存儲時間將會更短[5]。由于 IGCT器件P基區的過量存儲電荷濃度在關斷過程開始之前與陽極電流成正比，其耗盡速度也與陽極電流成正比，因此IGCT的存儲時間在很大的陽極電流范圍內幾乎是一個恒定不變的常數。IGCT這種本身存儲時間極小和存儲時間在大電流范圍相對恒定的關斷特性對器件并聯應用非常關鍵，因為它降低了器件存儲時間的分散性，能顯著改善并聯IGCT關斷時的動態電流分配[6]。

圖1 實測IGCT關斷波形

2 并聯IGCT的關斷過程

假設兩個IGCT并聯，如圖2所示，Ls1和Ls2為并聯支路雜散電感。對于直接并聯的IGCT而言，影響其關斷過程電流分配的主要因素是器件存儲時間差異和門極關斷時間不同步[6,7]。

圖2 兩個IGCT并聯電路

2.1 器件存儲時間不同時的關斷過程

如圖3所示，假設關斷前因器件微小的通態參數差異導致穩態電流IT1＞IT2，那么 IGCT1的 P基區初始過量電荷濃度高于 IGCT2。當關斷過程開始后，門極負電壓迫使IGCT陰極電流向門極轉移。對于并聯的兩只IGCT而言，門極電感量近似相等，承擔負載電流大的IGCT1需要的電流轉移時間長。因此在t0時刻，由于IGCT2率先達到單位關斷增益條件，其門陰極電壓vGK2將會下降，導致vGK1＞vGK2，結果器件壓降vT1＞vT2形成電壓差加在并聯回路的雜散電感上，迫使電流從IGCT1向IGCT2轉移，從而iT1減小，iT2增大。從圖中可以看出，這個階段的電流轉移現象有助于并聯器件之間的動態電流均衡。

在t1時刻，并聯的兩只IGCT均達到單位關斷增益條件，此時陽極電流iT2＞iT1， IGCT2的P基區過量載流子清除速度比IGCT1快，并且因為IGCT2在這一階段P基區的載流子沒有再繼續增加，因此IGCT2會首先完成存儲階段進入陽極電流下降階段。在t2時刻，IGCT2的P基區過量載流子被完全移走，存儲階段結束，此后IGCT2進入PNP晶體管模式的關斷過程，而在此時，IGCT1還處于存儲階段。進入PNP晶體管模式的IGCT2，因晶體管門極電流為零，不在具有電流支撐能力，器件電壓vT2開始增加或者器件電流iT2向其它地方轉移。然而由于兩只IGCT是直接并聯的，沒有多少電壓可以增加，陽極電流將會從IGCT2向關斷過程較慢（存儲時間長）的 IGCT1轉移，結果iT1增大，iT2減小。實際上在這個電流轉移過程中，IGCT2的耗盡層將會建立一個微小的電場，相應的器件電壓vT2會有所增加。隨著 IGCT1陽極電流的不斷增加，其載流子清除速度變快，存儲時間變短。最終在t3時刻，IGCT1也完成存儲階段，兩器件的電流值出現最大偏差，電流和存儲時間之間的負反饋機制結束。

圖3 存儲時間不同的IGCT并聯關斷電流示意

在時刻t3和t4之間，兩只IGCT的電流主要是由N基區過量載流子變化率決定的擴散電流。因為在t3時刻，iT1較大，因此 IGCT1的 N基區載流子清除速度比較快，其陽極電流下降率比較大。而此時iT2較小，因此 IGCT2的 N基區載流子清除速度比較慢，其陽極電流下降率比較小。這個過程可以被看作是關斷過程快的器件（IGCT2）在等候關斷過程慢的器件（IGCT1），在t3時刻后不久，兩器件之間的電流分配再次達到均衡狀態，以近乎相等的變化率下降到零，至此關斷過程結束。

2.2 門極觸發時刻不同步時的關斷過程

假設兩個特性完全相同的IGCT直接并聯，但IGCT2的門極關斷信號比IGCT1延遲Δt，穩態導通時，流過兩IGCT的電流相近。如圖4所示，在t0時刻，IGCT1門陰極電壓vGK1開始變為負值，門極電流iG1開始增加。因門陰極電壓vGK1＜vGK2，導致不同的器件電壓vT1＜vT2，結果在t0和t2之間，電流從IGCT2向IGCT1轉移,iT1和iT2之間出現偏差。在t1時刻，IGCT2門極電流iG2亦開始增加，iT1和iT2之間的電流轉移現象開始變緩，并且最終在t2時刻，門陰極電壓vGK2達到vGK1時電流轉移過程結束，iT1和iT2之間的偏差達到最大。

圖4 門極信號不同步的IGCT并聯關斷電流示意

在一段延時之后的t3時刻，因門極電流iG1的載流子抽取作用，IGCT1完成過量電荷清除，存儲階段結束，開始恢復阻斷能力，器件電壓vT1開始增加。但因并聯條件所限，電壓vT1只有微小的增量，但正是由于這一微小的電壓增量形成的電壓差加在并聯回路的雜散電感上，迫使電流從IGCT1向IGCT2轉移，結果iT2增大，iT1減小。在此過程中的某一時刻，IGCT2的電壓vT2也開始增加，并且由于IT2＞IT1，IGCT2的N基區過量載流子清除速度比 IGCT1快得多，導致電壓vT2增加的很快，上升率遠遠超過vT1，結果在t4時刻延遲的IGCT2上的電壓vT2增加到IGCT1的電壓vT1，電流iT2和iT1之間的偏差達到最大。

從時刻t4到t6，電壓vT2一直比vT1略高，致使有一個電流從IGCT2流向IGCT1，結果iT1增大，iT2減小。在t6時刻，電壓vT2與vT1相同，電流轉移過程結束，電流再次達到均衡狀態，此后以近乎相等的變化率下降到零。從圖中可以看出，整個關斷過程中的電流轉移現象有利于并聯器件間的動態電流均衡。

2.3 實際應用中的關斷過程

在實際并聯應用中，因器件參數不可能做到完全一致，門極觸發信號之間也總會存在差異，因此上述兩種因素都將影響并聯IGCT關斷時的動態電流分配，兩只IGCT并聯關斷時電流變化過程如圖 5所示。圖中明確顯示，在并聯 IGCT的關斷過程中會出現三個截然不同的動態電流重分配過程，并且這三個過程都趨向于將器件電流往均衡的方向發展，而不會使其中某一個器件的電流失控。

圖5 實際應用中IGCT并聯關斷電流示意

3 并聯IGCT的關斷試驗

試驗中的并聯IGCT模塊由2個ABB公司的5SHY35L4510型IGCT直接并聯構成，器件正向耐壓4.5 kV，最大關斷電流4kA[8]。模塊兩端并聯壓敏電阻來限制關斷過程中的過電壓，保護IGCT安全關斷。試驗結果如圖6和圖7所示。

圖6 總電流1.75 kA關斷試驗結果

圖7 總電流3.9 kA關斷試驗結果

從圖中可以看出，實測關斷電流波形不存在前文分析的第一階段（t0～t1）電流轉移過程，這可能是由于所選的兩個并聯器件的門極關斷信號比較同步，兩器件在觸發關斷后差不多同時達到單位增益關斷條件，因此不會形成明顯的電壓差而導致電流轉移。然而由于IGCT1首先完成P基區過量電荷的清除而進入電流下降階段，因此最終形成電壓差導致第二階段電流轉移過程的出現，使IGCT2的陽極電流出現微小的過沖。但是最終在總電流開始下降前兩并聯器件電流趨于均衡，以近乎相同的速率下降到零，與前文理論分析一致。

4 結論

在并聯IGCT的關斷過程中，因器件存儲時間的不同和門極觸發信號的差異會導致電流在各器件之間來回轉移，但是由于IGCT本身電流和存儲時間之間的負反饋效應，會使并聯各器件電流在總電流開始下降前趨于均衡，最終以相同的速率下降到零。本文關于兩個IGCT并聯的關斷試驗結果，一方面驗證了文中關于影響并聯IGCT關斷過程電流分配兩大因素的理論分析，另一方面也證實了IGCT直接并聯的實際可行性。

盡管在并聯 IGCT的關斷過程中，各器件間的電流分配能在電流下降前趨于一致，但是此前的電流來回轉移過程可能會使其中某個器件的電流峰值顯著增加，尤其是當各器件門極關斷信號以及存儲時間差異較大時，可能會使其中某個器件的電流峰值超過其最大關斷能力而損壞。因此在實際應用中，為避免關斷過程中器件出現較大的電流過沖，還是應該盡量挑選參數一致的器件進行并聯，同時設計結構對稱的并聯電路，必要時在并聯器件兩端增加 dv/dt緩沖電路，以實現并聯器件間電流的相對均衡以及可靠關斷。

[1] 蘭志明, 李崇堅, 繩偉輝, 等. 集成門極換向晶閘管開關特性[J].電工技術學報, 2007, 22（7）: 93-97.

[2] Stefan Linder. 功率半導體—器件與應用[M]. 北京：機械工業出版社, 2009.

[3] Meyer C,SchrMer S. Design of solid-state circuit breaker for medium-voltage systems[A]. IEEE PES Transmission & Distribution Conference, 2003（2）:798- 803.

[4] ABB Semiconductors AG. 5SHY35L4522 Data Sheet[M], Switzerland, ABB, 2012.

[5] Zhenxue Xu, Bin Zhang, Siriroj Sirisukprasert, et al.The emitter turn-off thyristor based DC circuit breaker[A]. IEEE PES Winter Metting, 2002, 1（10）:288-293.

[6] Yuxin Li, Alex Q. Huang, Kevin Motto. Series and parallel operation of the emitter turn-off （ETO）thyristor[J]. IEEE Transactions on Power Electronics,2003, 38（3）: 706-712.

[7] Robert Hermann, Steffen Bernet. Parallel connection of integrated gate commutated thyristors （IGCTs） and diodes[J]. IEEE Transactions on Power Electronics,2009, 24（9）: 2159-2170.

[8] ABB Semiconductors AG.5SHY35L4510 Data Sheet[M]. Switzerland, ABB, 2003.