基于FPGA的超聲波碎石系統(tǒng)控制器研究與實現(xiàn)

張 坤，周鳳星，嚴(yán)?？?/p>

(1.武漢科技大學(xué)信息科學(xué)與工程學(xué)院, 湖北 武漢， 430081)

超聲波碎石動作是利用信號源輸出的一定頻率的正弦波信號經(jīng)系統(tǒng)換能器壓電陶瓷轉(zhuǎn)換成機械能而實現(xiàn)的。為使該過程有較高的能量轉(zhuǎn)換效率，輸入的信號源正弦波的頻率應(yīng)盡量接近系統(tǒng)換能器壓電陶瓷的諧振頻率。而換能器壓電陶瓷的諧振頻率往往因工藝、溫度、環(huán)境等因素變化而發(fā)生微弱變化，為了使輸入正弦波信號頻率與換能器壓電陶瓷的諧振頻率變化諧同，必須實現(xiàn)系統(tǒng)的自動調(diào)節(jié)。

本文提出基于FPGA的超聲波碎石系統(tǒng)信號發(fā)生與自動調(diào)節(jié)輸出設(shè)計方案。對于信號的發(fā)生采用FPGA來實現(xiàn)直接頻率合成技術(shù)；對于輸出正弦信號的反饋調(diào)節(jié)，采用FPGA來監(jiān)控換能器兩端輸出電壓與電流的TTL電平信號，通過對電流、電壓相位差的判斷來控制輸入正弦波信號的頻率[1-2]，最終實現(xiàn)控制器的設(shè)計。

1 系統(tǒng)設(shè)計

系統(tǒng)結(jié)構(gòu)由FPGA控制器、D/A轉(zhuǎn)換電路、功率放大器、超聲換能器、采樣電路、濾波整形電路等6部分構(gòu)成。其中，F(xiàn)PGA控制器分為DDS波形發(fā)生器和控制邏輯兩部分?？刂葡到y(tǒng)結(jié)構(gòu)框圖如圖1所示。從圖1中可看出，F(xiàn)PGA控制器用于生成頻率可調(diào)節(jié)的正弦波，其電壓和電流信號通過超聲換能器兩端采樣、濾波、整形后輸入到FPGA；控制邏輯部分根據(jù)電壓、電流的相位差控制DDS波形發(fā)生器輸入正弦波頻率的增減，從而實現(xiàn)輸入正弦波頻率隨換能器諧振頻率變化而變化。

圖1 控制系統(tǒng)結(jié)構(gòu)框圖Fig.1 Block diagram of the control system

2 基于FPGA的信號發(fā)生器

采用FPGA實現(xiàn)DDS波形發(fā)生器的各功能模塊，通過matlab工具將生成的正弦波數(shù)據(jù)存放到FPGA的單通道ROM中， FPGA通過控制頻率控制字來調(diào)節(jié)輸出頻率。其中相位累加器用于計算存儲地址，并將地址輸入給波形存儲器，波形存儲器將對應(yīng)的數(shù)據(jù)輸出給DA，經(jīng)DA轉(zhuǎn)換后實現(xiàn)正弦波的輸出[3-4]。DDS原理圖如圖2所示。

圖2 DDS原理圖Fig.2 DDS schematic diagram

2.1 相位累加器

相位累加器是DDS波形發(fā)生器的核心控制部分，其作用是用來存儲當(dāng)前相位值并根據(jù)頻率控制字計算下一次相位。若時刻t的相位累計值為∑n，則經(jīng)過一個系統(tǒng)時鐘周期后，累加結(jié)果為∑(n+1)，并滿足

∑(n+1)=∑n+K

(1)

而

∑n=nK+∑0

(2)

式中：∑n為等差數(shù)列；K為頻率控制字；∑0為相位累加器初始值。

相位累加器由1個N位數(shù)字加法器和1個N位數(shù)字寄存器構(gòu)成。加法器以相位累加器輸出的上一次相位值和外部控制器輸入的頻率控制字K作為其輸入。在參考時鐘源邊沿觸發(fā)到達時，相位累加器將本次采樣得到的相位值和頻率控制字K做加法后輸出，并作為波形存儲器查詢表的地址。相位累加器結(jié)構(gòu)框圖如圖3所示。

圖3 相位累加器結(jié)構(gòu)框圖Fig.3 Structural block diagram of the phase accumulator

2.2 波形存儲器

波形存儲器的數(shù)據(jù)由matlab直接生成mif文件，由QUARTUS II下的IP核工具直接調(diào)用該mif文件生成存有正弦波數(shù)據(jù)的ROM。系統(tǒng)換能器的特征頻率為23～27 kHz，由于工藝、溫度、環(huán)境等因素引起換能器諧振頻率發(fā)生改變的變化率很小，因此要求DDS波形發(fā)生器的輸出頻率變化率必須足夠小。系統(tǒng)輸出頻率為

f0=KΔf(K≥1)

(3)

(4)

式中： Δf為輸出頻率精度；fc為系統(tǒng)采樣頻率,Hz；N為相位累加器的位數(shù)。

上式還必須滿足f0>23 kHz，并保證其輸出波形在頻率控制K取值較大時不失真，即ROM存儲量要足夠大。ROM存儲量為2N1N2(bit)，其中，N1為相位累加器的輸出位數(shù)，N2為ROM的輸出位數(shù)。根據(jù)以上描述，要滿足頻率步長小、輸出頻率高的要求，存儲在ROM中的正弦波幅值數(shù)據(jù)量應(yīng)盡可能地大。考慮大容量FPGA芯片價格昂貴，系統(tǒng)設(shè)計采用壓縮ROM數(shù)據(jù)的方法，即在ROM中只存儲1/4周期(0°～90°)波形的幅值數(shù)據(jù)。根據(jù)波形對稱性，將正弦波相位分為0°～90°、91°～180°、181°～270°、271°～360°四部分。對于有N1個8位數(shù)據(jù)存儲空間的ROM，將完整正弦波的幅值數(shù)據(jù)設(shè)為4×N1個，同時把與相位0°～ 90°相對應(yīng)的N1個幅值數(shù)據(jù)存儲到ROM中，并將0°～ 90°的相位分成N1份，這樣就將相位與幅值一一對應(yīng)起來。輸出時，當(dāng)相位為0°～90°時，ROM輸出對應(yīng)位置為幅值數(shù)據(jù)0～N1；當(dāng)相位為91°～180°時，ROM輸出對應(yīng)位置為幅值數(shù)據(jù)N1～ 0；當(dāng)相位為181°～270°時，ROM輸出對應(yīng)位置為幅值數(shù)據(jù)0～N1的相反數(shù)(負數(shù))，當(dāng)相位為271°～ 360°時，ROM輸出對應(yīng)位置為幅值數(shù)據(jù)N1～ 0的相反數(shù)。數(shù)據(jù)轉(zhuǎn)換模型如圖4所示。

圖4 數(shù)據(jù)轉(zhuǎn)換模型Fig.4 Data conversion model

2.3 數(shù)字濾波設(shè)計

為了克服FPGA數(shù)字系統(tǒng)輸入信號的“毛刺”對系統(tǒng)穩(wěn)定性的影響，利用D觸發(fā)器對輸入信號的毛刺不敏感的特性，系統(tǒng)采用邊沿觸發(fā)的D觸發(fā)器進行濾波，以去除信號中的毛刺。

3 超聲換能器

計算機輔助換能器特性在線測量原理圖如圖5所示。圖5中，信號發(fā)生器產(chǎn)生分辨率為1 Hz的掃頻信號，經(jīng)功率放大器放大后驅(qū)動超聲換能器，被采集到的超聲換能器工作電壓、電流信號經(jīng)頻譜分析儀處理后，由計算機繪制出阻抗幅值、電壓與電流相位差隨輸入信號頻率變化曲線(圖6)，以及電流隨輸入信號頻率變化曲線(圖7)。從圖6中可看出，當(dāng)電流與電壓相位差最小時有最低阻抗出現(xiàn)，且此時的輸入頻率最接近諧振頻率，換能器轉(zhuǎn)化效率最高[5-6]。從圖7中可看出，當(dāng)信號頻率為fm時，通過超聲換能器的電流出現(xiàn)最大值；當(dāng)信號源頻率波動至fn時，通過超聲換能器的電流出現(xiàn)最小值。換能器等效電路(圖8)由等效電感L1、等效電阻R1、等效電容C1、靜態(tài)電容C0組成。

圖5 計算機輔助換能器特性在線測量原理圖

Fig.5Schematicdiagramofon-linecharacteristicmeasurementforcomputeraidedtransducer

圖6相位差及阻抗幅值隨輸入信號頻率變化曲線

Fig.6Variationofthephasedifferenceandimpedancevaluewiththefrequencyofinputsignal

圖7 電流隨輸入信號頻率變化曲線

Fig.7Variationofthecurrentwiththefrequencyofinputsignal

圖8 換能器等效電路

當(dāng)換能器的機械損耗為0時，其等效電阻為0，此時換能器的輸入阻抗與輸入頻率間的關(guān)系為

Z=

(5)

由上式可得換能器最大、最小阻抗頻率分別為

(6)

(7)

由交流電路理論知：輸入信號頻率為fm時，LC回路出現(xiàn)串聯(lián)諧振現(xiàn)象；輸入信號頻率為fn時，LC回路出現(xiàn)并聯(lián)諧振現(xiàn)象。故稱fm為串聯(lián)諧振頻率，fn為并聯(lián)諧振頻率。

4 數(shù)據(jù)采集與邏輯控制的實現(xiàn)

若相應(yīng)的輸入正弦波頻率可隨換能器諧振頻率的微弱變化而變化時，則系統(tǒng)換能器能量轉(zhuǎn)換精度最高，碎石效果最好。當(dāng)正弦波電壓信號加到換能器兩端后，基于換能器的阻容特性，其電流信號隨輸入頻率的變化在一定范圍內(nèi)滯后于電壓信號。理論上，電流與電壓同頻同相時輸出能量最大，碎石效果最好。輸入信號頻率愈接近諧振頻率，電流與電壓相位差愈小。本系統(tǒng)利用這一特性實現(xiàn)輸入正弦波頻率的控制方案。系統(tǒng)控制流程框圖如圖9所示。

圖9 系統(tǒng)控制流程框圖

設(shè)換能器固有頻率為fh，其工作時固有頻率fh在很小范圍內(nèi)發(fā)生變化。控制正弦波輸出頻率f在f1～f2范圍內(nèi)變化，且滿足f1≤fh≤f2。此時，當(dāng)正弦波輸出頻率f滿足f1≤f≤fh時，電流滯后電壓；當(dāng)正弦波輸出頻率f滿足fh≤f≤f2時，電流超前電壓。因此，控制正弦波輸出頻率f隨fh變化可保持換能器高精度和穩(wěn)定性。系統(tǒng)控制模塊由反饋檢測模塊和頻率加減控制模塊兩部分組成。系統(tǒng)控制模塊如圖10所示。圖10中，反饋檢測模塊為組合邏輯，通過輸入的電壓和電流信號判斷出超前或滯后，通過反饋檢測模塊的輸出引腳輸出相應(yīng)電平到頻率加減控制模塊；頻率加減控制模塊在時鐘信號邊沿觸發(fā)時，接收反饋檢測模塊電平信號，通過控制命令輸出引腳發(fā)出頻率加減控制命令。

圖10 系統(tǒng)控制模塊

5 實驗驗證

在相同環(huán)境和換能器條件下通過更換超聲探桿來模擬系統(tǒng)負載變化，并對系統(tǒng)正弦波輸出頻率進行測試。系統(tǒng)正弦波輸出頻率測試結(jié)果如圖11所示。從圖11結(jié)果可看出，正弦波信號的輸出頻率分別為25.2125 kHz和25.2317 kHz，表明系統(tǒng)能控制正弦波的輸出頻率隨負載變化而精確變化，能量轉(zhuǎn)換精度較高，因而有較好的碎石效果。

(a)f=25.2125 kHz

(b)f=25.2317 kHz

6 結(jié)語

采用FPGA實現(xiàn)直接頻率合成技術(shù)，采用FPGA監(jiān)控換能器兩端輸出電壓與電流的TTL電平信號，根據(jù)電流、電壓相位差來控制輸入正弦波信號的頻率，最終實現(xiàn)控制器的設(shè)計。實驗結(jié)果表明，該控制器輸出信號穩(wěn)定，系統(tǒng)反饋調(diào)節(jié)精度高。

[1] 鄧耀華,吳黎明,張力鍇,等.基于FPGA的雙DDS任意波發(fā)生器設(shè)計與雜散噪聲抑制方法[J].儀器儀表學(xué)報,2009,30(11):2254-2261.

[2] 于淑萍,張幸兒.基于FPGA/MCU多功能信號發(fā)生器的設(shè)計與實現(xiàn)[J].電力自動化設(shè)備,2009,29(12):106-109.

[3] 潭會生,翟遂生.EDA技術(shù)綜合應(yīng)用實例與分析[M].西安:西安電子科技大學(xué)出版社,2004.

[4] 周興社,梁克,張凱龍,等.基于反饋控制的多處理器任務(wù)調(diào)度算法[J].西北工業(yè)大學(xué)學(xué)報,2009,27(3):416-420.

[5] 鮑善惠.用鎖相環(huán)電路跟蹤壓電換能器并聯(lián)諧振頻率區(qū)[J].應(yīng)用聲學(xué),2001,20(3):1-5.

[6] 徐春龍，胡卓蕊，田華. 壓電超聲換能器電端匹配電路研究[J].紡織高?；A(chǔ)科學(xué)學(xué)報,2007,20(2):193-197.