基于FPGA的CDMA調制/解調技術的研究與實現

張金金+李欣

摘 要： 基于水聲通信系統的需求，設計了基于FPGA的CDMA技術的調制/解調模塊，選用m序列作擴頻碼，BPSK作為調制方式。該設計在EP3C10E144C8N芯片上，實現了各個功能模塊，完成了CDMA調制/解調功能，仿真結果表明該設計功能正常并且工作穩定。CDMA調制/解調模塊將應用于水聲通信系統。

關鍵詞： 水聲通信； CDMA； BPSK； FPGA

中圖分類號： TN76?34 文獻標識碼： A 文章編號： 1004?373X（2014）07?0009?03

Research and implementation of CDMA modulation/demodulation technology

based on FPGA

ZHANG Jin?jin， LI Xin

（College of Information Science and Engineering， Ocean University of China， Qingdao 266100， China）

Abstract： In order to meet the needs of underwater acoustic communication system， the modulation/ demodulation module of CDMA technology based on FPGA was designed. The m sequence is used as spread spectrum code and BPSK is taken as the modulation mode. Each functional module was achieved and CDMA modulation / demodulation function was completed on EP3C10e144c8n. The simulation results show that the system works properly and stably. The CDMA modulation / demodulation module will be applied to underwater acoustic communication system.

Keywords： underwater acoustic communication； CDMA； BPSK； FPGA

0 引 言

任何信息需要借助聲、光、電信號進行傳遞，由于光信號和電信號在海水中的衰減比較嚴重，而聲波是人類迄今為止已知的惟一能在水中遠距離傳播的能量形勢，因此，近些年海洋中的水聲通信系統的研究以及開發成了熱點。水聲通信是指利用水聲信道進行通信雙方數據傳輸的通信系統，水聲通信系統構成與傳統的無線電通信系統構成具有極大的相似性，但是水聲通信系統是將電信號轉換成聲信號，攜載信息的聲信號在水中進行傳播完成系統的數據傳輸。

1 水聲通信系統的總體結構

基于CDMA的水聲通信調制/解調系統的設計框圖如圖1所示，整個設計系統主要實現了信號的CDMA調制/解調、控制DAC以及ADC進行數字采集，模數轉換和數模轉換由專用的集成芯片來實現。功率放大器的功能是實現對調制信號的放大，信號放大與調理是功率放大的逆過程；發射水聲換能器實現將經過放大器產生的電磁能轉化為聲能，接收水聲換能器是將接收到的聲信號轉化為電信號。

圖1 水聲通信系統基本模型

設計的水聲通信系統電路原理框圖如圖2所示。系統的主控制芯片是Altera公司的Cyclone Ⅲ系列的EP3C10E144C8N，內部主要包括通信模塊、擴頻模塊、BPSK調制模塊及相應的解調模塊；外圍電路包括整個系統的供電電路、實現A/D轉換的ADS7800芯片、實現D/A轉換的TY5639芯片、為整個系統提供時鐘信號的的晶振電路、實現TTL電平與CMOS電平兼容的電平轉換芯片74HC245A、用于燒寫目標程序的JTAG接口，另外還包括數據傳輸的電路等。

圖2 水聲通信系統的電路設計框圖

該系統的工作過程：首先是上位機模擬發射端，將要發送的數字信號經串行口發送給FPGA芯片，通信模塊接收數字信息后依次傳送給擴頻模塊BPSK調制模塊，至此將接收到的數字信息進行調制后產生的信號經D/A轉換器轉換成模擬電信號，然后該電信號經水聲換能器轉換成聲信號發送出去，攜載了發送方發送信息的聲信號在水下環境進行傳播。其次是接收端，接收端同樣有一個水聲換能器負責將接收到的聲信號轉換成電信號，經A/D轉換器后，所得數據信號經同步后進行BPSK解調，最后將解調出來的數字信號經通信模塊傳給串行口，從而發送給接收端，一次水聲通信過程完成。

2 系統的FPGA實現

CDMA又稱碼分多址，是以擴頻通信為基礎的一種調制和多址方式，擴頻通信技術是一種信息傳輸方式，要求信號所占有的頻帶寬度遠大于所傳信息所必需的最小帶寬；頻帶的展寬是通過編碼及調制的方法實現的，并與所傳信息數據無關；在接收端則用相同的擴頻碼進行相關解調來解擴及恢復所傳信息數據。其理論依據是信息論中的香農公式[1]：

[C=Blog2（1+SN）] （1）

式中：[C]為信道可能傳輸的最大信息速率，表示信道容量；[B]表示信道帶寬；[S]表示信號的平均功率；[N]表示噪聲功率。

從式（1）中可以看出：在信噪比很小的情況下，可以使用增加帶寬的辦法來提高系統的抗干擾性能，以保證信道容量不變。換句話說，在信道容量相同的條件下，寬帶系統比窄帶系統的抗干擾性能要好，所以當信噪比太小而且不能保證通信質量時，可以采用增加帶寬的方法來改善通信質量[2]。

圖3，圖4為直擴系統的工作原理圖[3]，由信號源輸出的信息碼與偽隨機碼產生器產生的偽隨機碼進行模2加或相乘，產生以速率與偽隨機碼速率相同的擴頻序列，然后再用載波去調制擴頻序列，就得到已擴頻調制的射頻信號。接收端解擴的過程與擴頻過程相同，用本地的偽隨機序列對接收信號進行相關解擴后進行解調。

圖3 發射單元原理圖

圖4 接收單元原理圖

2.1 發射單元設計

發射單元主要包括偽隨機序列碼模塊（PN碼發生器），擴頻模塊，BPSK調制模塊[4]。

2.1.1 PN碼發生器

PN碼發生器采用m序列發生器的原理[5]，m序列式最長線性移位寄存器，是由移位寄存器加反饋后形成的。一個線性反饋移存器能產生m序列的充分必要條件為：期特征多項式為本原多項式。本設計設計了一個7級周期為127的發生器，所選用的本原多項式為[f（x）=1+x+x2+x6，]使用VHDL語言編寫。

2.1.2 擴頻模塊

將PN碼發生器生成的m序列與輸入的數字信號進行異或，完成擴頻功能。擴頻模塊的RTL圖如圖5所示。

圖5 擴頻模塊RTL圖

2.1.3 BPSK調制模塊

調制模塊選擇了具有恒包絡特性的BPSK調制，它是通過基帶信號控制載波的相位，使得載波相位發生跳變的一種調制方式。當碼元為‘1時，調制后相位變為180°，當碼元為‘0，時，調制后相位變為0°，為此設計了BPSK調制模塊，設計例化了兩個ROM，通過Matlab生成.mif文件用來存放0°和180°的數據，另外還有地址選擇器，數據選擇器。

整個發射端的仿真圖如圖6所示，clk為系統時鐘，clk_bpsk為進行BPSK調制的時鐘，datain為輸入數據，m_out為生成的m序列，spre_out為擴頻后的波形，bpsk_out為BPSK調制后的輸出。從結果可以明顯地看出輸出信號有兩次相位變化，一次是從0°～180°的跳變，另一次是從180°～0°的跳變，可以看到數據被正確的調制。

圖6 發射單元仿真圖

2.2 接收單元設計

為了驗證設計系統的可行性，系統里設計了BPSK 解調和解擴模塊，并將發射端調制好的數據直接作為接收端的輸入數據。BPSK 解調模塊里同樣例化了一個ROM[6] ，存儲了相位為0°的數據，將通過載波同步后的數據與ROM的輸出數據進行相乘，然后進行抽樣判決，判決結果如圖7所示，圖中spre_out為發射端擴頻完的數據，sam_out為進行抽樣判決后并延時了70個clk_bpsk，目的是為了將數據恰好在數據始終的上升沿，p_out表示開始進行解調輸出，從圖中可以看出判決延時后的數據恰好與擴頻后的數據完全相同，只是延時了一段時間表示解調時間。

圖7 BPSK解調模塊結果圖

假設解擴模塊里已進行PN碼的同步，此處只是進行了一定時間的延時，使其恰好與發射端PN 碼相同，然后與 BPSK 解調后的數據進行異或，得到輸出數據，結果如8所示，sp_end 為解擴完的數據，p_end 為標志位表示開始進行解擴，datain 為輸入的原始數據，從圖中可以看出解擴的數據域最初的原始輸入數據相同，只是有一段時間的延時，可看出系統進行了正確的解調。

圖8 解調仿真圖

3 結 語

本文設計了一個基于FPGA的直接序列擴頻系統的水聲通信調制/解調系統，目的在于使水聲無線通信中具有更強的抗干擾性和保密性，系統中包含了信號的擴頻及BPSK調制以及相應的解調模塊，并且在Modelsim仿真軟件上驗證成功。雖然BPSK調制相對于2FSK，2ASK具有帶寬窄、頻率高、抗干擾性強等優點，廣泛的應用于中高速通信中[7]。但是在更高速的通信系統中，BPSK調制已經不能滿足頻帶利用率和系統的有效性等要求，故基本采用多進制調相系統。此外，絕對調相系統會產生倒相現象，因此應該考慮采用相對相位調相系統，基于該思路的水聲無線通信一定會有更好的應用前景。

參考文獻

[1] PROAKIS J G. Digital communications [M]. Fourth Edition. New York： McGraw?hill， 2001： 169?269.

[2] 郭黎利，李北明，竇崢.擴頻通信系統的FPAG設計[M].北京：國防工業出版社，2013.

[3] 陳曦，邱志成，張鵬，等.基于Verilog HDL的通信系統設計[M].北京：中國水利水電出版社，2009.

[4] 張桂林.直接序列擴頻系統的仿真及FPGA的實現設計[D].太原：太原理工大學，2012.

[5] 周炯槃，龐沁華，續大我，等.通信原理[M].北京：北京郵電大學出版社，2009.

[6] 孟紹良，張海柱，劉述防，等.基于FPGA的直序擴頻通信系統設計[J].哈爾濱理工大學學報，2012（6）：15?18.

[7] 馮慶玉，杜汪洋.一種基于FPGA的2PSK調制器的軟硬件設計方法[J].中國傳媒大學學報，2008，15（2）：67?70.

圖3，圖4為直擴系統的工作原理圖[3]，由信號源輸出的信息碼與偽隨機碼產生器產生的偽隨機碼進行模2加或相乘，產生以速率與偽隨機碼速率相同的擴頻序列，然后再用載波去調制擴頻序列，就得到已擴頻調制的射頻信號。接收端解擴的過程與擴頻過程相同，用本地的偽隨機序列對接收信號進行相關解擴后進行解調。

圖3 發射單元原理圖

圖4 接收單元原理圖

2.1 發射單元設計

發射單元主要包括偽隨機序列碼模塊（PN碼發生器），擴頻模塊，BPSK調制模塊[4]。

2.1.1 PN碼發生器

PN碼發生器采用m序列發生器的原理[5]，m序列式最長線性移位寄存器，是由移位寄存器加反饋后形成的。一個線性反饋移存器能產生m序列的充分必要條件為：期特征多項式為本原多項式。本設計設計了一個7級周期為127的發生器，所選用的本原多項式為[f（x）=1+x+x2+x6，]使用VHDL語言編寫。

2.1.2 擴頻模塊

將PN碼發生器生成的m序列與輸入的數字信號進行異或，完成擴頻功能。擴頻模塊的RTL圖如圖5所示。

圖5 擴頻模塊RTL圖

2.1.3 BPSK調制模塊

調制模塊選擇了具有恒包絡特性的BPSK調制，它是通過基帶信號控制載波的相位，使得載波相位發生跳變的一種調制方式。當碼元為‘1時，調制后相位變為180°，當碼元為‘0，時，調制后相位變為0°，為此設計了BPSK調制模塊，設計例化了兩個ROM，通過Matlab生成.mif文件用來存放0°和180°的數據，另外還有地址選擇器，數據選擇器。

整個發射端的仿真圖如圖6所示，clk為系統時鐘，clk_bpsk為進行BPSK調制的時鐘，datain為輸入數據，m_out為生成的m序列，spre_out為擴頻后的波形，bpsk_out為BPSK調制后的輸出。從結果可以明顯地看出輸出信號有兩次相位變化，一次是從0°～180°的跳變，另一次是從180°～0°的跳變，可以看到數據被正確的調制。

圖6 發射單元仿真圖

2.2 接收單元設計

為了驗證設計系統的可行性，系統里設計了BPSK 解調和解擴模塊，并將發射端調制好的數據直接作為接收端的輸入數據。BPSK 解調模塊里同樣例化了一個ROM[6] ，存儲了相位為0°的數據，將通過載波同步后的數據與ROM的輸出數據進行相乘，然后進行抽樣判決，判決結果如圖7所示，圖中spre_out為發射端擴頻完的數據，sam_out為進行抽樣判決后并延時了70個clk_bpsk，目的是為了將數據恰好在數據始終的上升沿，p_out表示開始進行解調輸出，從圖中可以看出判決延時后的數據恰好與擴頻后的數據完全相同，只是延時了一段時間表示解調時間。

圖7 BPSK解調模塊結果圖

假設解擴模塊里已進行PN碼的同步，此處只是進行了一定時間的延時，使其恰好與發射端PN 碼相同，然后與 BPSK 解調后的數據進行異或，得到輸出數據，結果如8所示，sp_end 為解擴完的數據，p_end 為標志位表示開始進行解擴，datain 為輸入的原始數據，從圖中可以看出解擴的數據域最初的原始輸入數據相同，只是有一段時間的延時，可看出系統進行了正確的解調。

圖8 解調仿真圖

3 結 語

本文設計了一個基于FPGA的直接序列擴頻系統的水聲通信調制/解調系統，目的在于使水聲無線通信中具有更強的抗干擾性和保密性，系統中包含了信號的擴頻及BPSK調制以及相應的解調模塊，并且在Modelsim仿真軟件上驗證成功。雖然BPSK調制相對于2FSK，2ASK具有帶寬窄、頻率高、抗干擾性強等優點，廣泛的應用于中高速通信中[7]。但是在更高速的通信系統中，BPSK調制已經不能滿足頻帶利用率和系統的有效性等要求，故基本采用多進制調相系統。此外，絕對調相系統會產生倒相現象，因此應該考慮采用相對相位調相系統，基于該思路的水聲無線通信一定會有更好的應用前景。

參考文獻

[1] PROAKIS J G. Digital communications [M]. Fourth Edition. New York： McGraw?hill， 2001： 169?269.

[2] 郭黎利，李北明，竇崢.擴頻通信系統的FPAG設計[M].北京：國防工業出版社，2013.

[3] 陳曦，邱志成，張鵬，等.基于Verilog HDL的通信系統設計[M].北京：中國水利水電出版社，2009.

[4] 張桂林.直接序列擴頻系統的仿真及FPGA的實現設計[D].太原：太原理工大學，2012.

[5] 周炯槃，龐沁華，續大我，等.通信原理[M].北京：北京郵電大學出版社，2009.

[6] 孟紹良，張海柱，劉述防，等.基于FPGA的直序擴頻通信系統設計[J].哈爾濱理工大學學報，2012（6）：15?18.

[7] 馮慶玉，杜汪洋.一種基于FPGA的2PSK調制器的軟硬件設計方法[J].中國傳媒大學學報，2008，15（2）：67?70.

圖3，圖4為直擴系統的工作原理圖[3]，由信號源輸出的信息碼與偽隨機碼產生器產生的偽隨機碼進行模2加或相乘，產生以速率與偽隨機碼速率相同的擴頻序列，然后再用載波去調制擴頻序列，就得到已擴頻調制的射頻信號。接收端解擴的過程與擴頻過程相同，用本地的偽隨機序列對接收信號進行相關解擴后進行解調。

圖3 發射單元原理圖

圖4 接收單元原理圖

2.1 發射單元設計

發射單元主要包括偽隨機序列碼模塊（PN碼發生器），擴頻模塊，BPSK調制模塊[4]。

2.1.1 PN碼發生器

PN碼發生器采用m序列發生器的原理[5]，m序列式最長線性移位寄存器，是由移位寄存器加反饋后形成的。一個線性反饋移存器能產生m序列的充分必要條件為：期特征多項式為本原多項式。本設計設計了一個7級周期為127的發生器，所選用的本原多項式為[f（x）=1+x+x2+x6，]使用VHDL語言編寫。

2.1.2 擴頻模塊

將PN碼發生器生成的m序列與輸入的數字信號進行異或，完成擴頻功能。擴頻模塊的RTL圖如圖5所示。

圖5 擴頻模塊RTL圖

2.1.3 BPSK調制模塊

調制模塊選擇了具有恒包絡特性的BPSK調制，它是通過基帶信號控制載波的相位，使得載波相位發生跳變的一種調制方式。當碼元為‘1時，調制后相位變為180°，當碼元為‘0，時，調制后相位變為0°，為此設計了BPSK調制模塊，設計例化了兩個ROM，通過Matlab生成.mif文件用來存放0°和180°的數據，另外還有地址選擇器，數據選擇器。

整個發射端的仿真圖如圖6所示，clk為系統時鐘，clk_bpsk為進行BPSK調制的時鐘，datain為輸入數據，m_out為生成的m序列，spre_out為擴頻后的波形，bpsk_out為BPSK調制后的輸出。從結果可以明顯地看出輸出信號有兩次相位變化，一次是從0°～180°的跳變，另一次是從180°～0°的跳變，可以看到數據被正確的調制。

圖6 發射單元仿真圖

2.2 接收單元設計

為了驗證設計系統的可行性，系統里設計了BPSK 解調和解擴模塊，并將發射端調制好的數據直接作為接收端的輸入數據。BPSK 解調模塊里同樣例化了一個ROM[6] ，存儲了相位為0°的數據，將通過載波同步后的數據與ROM的輸出數據進行相乘，然后進行抽樣判決，判決結果如圖7所示，圖中spre_out為發射端擴頻完的數據，sam_out為進行抽樣判決后并延時了70個clk_bpsk，目的是為了將數據恰好在數據始終的上升沿，p_out表示開始進行解調輸出，從圖中可以看出判決延時后的數據恰好與擴頻后的數據完全相同，只是延時了一段時間表示解調時間。

圖7 BPSK解調模塊結果圖

假設解擴模塊里已進行PN碼的同步，此處只是進行了一定時間的延時，使其恰好與發射端PN 碼相同，然后與 BPSK 解調后的數據進行異或，得到輸出數據，結果如8所示，sp_end 為解擴完的數據，p_end 為標志位表示開始進行解擴，datain 為輸入的原始數據，從圖中可以看出解擴的數據域最初的原始輸入數據相同，只是有一段時間的延時，可看出系統進行了正確的解調。

圖8 解調仿真圖

3 結 語

本文設計了一個基于FPGA的直接序列擴頻系統的水聲通信調制/解調系統，目的在于使水聲無線通信中具有更強的抗干擾性和保密性，系統中包含了信號的擴頻及BPSK調制以及相應的解調模塊，并且在Modelsim仿真軟件上驗證成功。雖然BPSK調制相對于2FSK，2ASK具有帶寬窄、頻率高、抗干擾性強等優點，廣泛的應用于中高速通信中[7]。但是在更高速的通信系統中，BPSK調制已經不能滿足頻帶利用率和系統的有效性等要求，故基本采用多進制調相系統。此外，絕對調相系統會產生倒相現象，因此應該考慮采用相對相位調相系統，基于該思路的水聲無線通信一定會有更好的應用前景。

參考文獻

[1] PROAKIS J G. Digital communications [M]. Fourth Edition. New York： McGraw?hill， 2001： 169?269.

[2] 郭黎利，李北明，竇崢.擴頻通信系統的FPAG設計[M].北京：國防工業出版社，2013.

[3] 陳曦，邱志成，張鵬，等.基于Verilog HDL的通信系統設計[M].北京：中國水利水電出版社，2009.

[4] 張桂林.直接序列擴頻系統的仿真及FPGA的實現設計[D].太原：太原理工大學，2012.

[5] 周炯槃，龐沁華，續大我，等.通信原理[M].北京：北京郵電大學出版社，2009.

[6] 孟紹良，張海柱，劉述防，等.基于FPGA的直序擴頻通信系統設計[J].哈爾濱理工大學學報，2012（6）：15?18.

[7] 馮慶玉，杜汪洋.一種基于FPGA的2PSK調制器的軟硬件設計方法[J].中國傳媒大學學報，2008，15（2）：67?70.