基于FPGA的CDMA調(diào)制/解調(diào)技術(shù)的研究與實(shí)現(xiàn)

張金金+李欣

摘 要： 基于水聲通信系統(tǒng)的需求，設(shè)計(jì)了基于FPGA的CDMA技術(shù)的調(diào)制/解調(diào)模塊，選用m序列作擴(kuò)頻碼，BPSK作為調(diào)制方式。該設(shè)計(jì)在EP3C10E144C8N芯片上，實(shí)現(xiàn)了各個(gè)功能模塊，完成了CDMA調(diào)制/解調(diào)功能，仿真結(jié)果表明該設(shè)計(jì)功能正常并且工作穩(wěn)定。CDMA調(diào)制/解調(diào)模塊將應(yīng)用于水聲通信系統(tǒng)。

關(guān)鍵詞： 水聲通信； CDMA； BPSK； FPGA

中圖分類號： TN76?34 文獻(xiàn)標(biāo)識碼： A 文章編號： 1004?373X（2014）07?0009?03

Research and implementation of CDMA modulation/demodulation technology

based on FPGA

ZHANG Jin?jin， LI Xin

（College of Information Science and Engineering， Ocean University of China， Qingdao 266100， China）

Abstract： In order to meet the needs of underwater acoustic communication system， the modulation/ demodulation module of CDMA technology based on FPGA was designed. The m sequence is used as spread spectrum code and BPSK is taken as the modulation mode. Each functional module was achieved and CDMA modulation / demodulation function was completed on EP3C10e144c8n. The simulation results show that the system works properly and stably. The CDMA modulation / demodulation module will be applied to underwater acoustic communication system.

Keywords： underwater acoustic communication； CDMA； BPSK； FPGA

0 引 言

任何信息需要借助聲、光、電信號進(jìn)行傳遞，由于光信號和電信號在海水中的衰減比較嚴(yán)重，而聲波是人類迄今為止已知的惟一能在水中遠(yuǎn)距離傳播的能量形勢，因此，近些年海洋中的水聲通信系統(tǒng)的研究以及開發(fā)成了熱點(diǎn)。水聲通信是指利用水聲信道進(jìn)行通信雙方數(shù)據(jù)傳輸?shù)耐ㄐ畔到y(tǒng)，水聲通信系統(tǒng)構(gòu)成與傳統(tǒng)的無線電通信系統(tǒng)構(gòu)成具有極大的相似性，但是水聲通信系統(tǒng)是將電信號轉(zhuǎn)換成聲信號，攜載信息的聲信號在水中進(jìn)行傳播完成系統(tǒng)的數(shù)據(jù)傳輸。

1 水聲通信系統(tǒng)的總體結(jié)構(gòu)

基于CDMA的水聲通信調(diào)制/解調(diào)系統(tǒng)的設(shè)計(jì)框圖如圖1所示，整個(gè)設(shè)計(jì)系統(tǒng)主要實(shí)現(xiàn)了信號的CDMA調(diào)制/解調(diào)、控制DAC以及ADC進(jìn)行數(shù)字采集，模數(shù)轉(zhuǎn)換和數(shù)模轉(zhuǎn)換由專用的集成芯片來實(shí)現(xiàn)。功率放大器的功能是實(shí)現(xiàn)對調(diào)制信號的放大，信號放大與調(diào)理是功率放大的逆過程；發(fā)射水聲換能器實(shí)現(xiàn)將經(jīng)過放大器產(chǎn)生的電磁能轉(zhuǎn)化為聲能，接收水聲換能器是將接收到的聲信號轉(zhuǎn)化為電信號。

圖1 水聲通信系統(tǒng)基本模型

設(shè)計(jì)的水聲通信系統(tǒng)電路原理框圖如圖2所示。系統(tǒng)的主控制芯片是Altera公司的Cyclone Ⅲ系列的EP3C10E144C8N，內(nèi)部主要包括通信模塊、擴(kuò)頻模塊、BPSK調(diào)制模塊及相應(yīng)的解調(diào)模塊；外圍電路包括整個(gè)系統(tǒng)的供電電路、實(shí)現(xiàn)A/D轉(zhuǎn)換的ADS7800芯片、實(shí)現(xiàn)D/A轉(zhuǎn)換的TY5639芯片、為整個(gè)系統(tǒng)提供時(shí)鐘信號的的晶振電路、實(shí)現(xiàn)TTL電平與CMOS電平兼容的電平轉(zhuǎn)換芯片74HC245A、用于燒寫目標(biāo)程序的JTAG接口，另外還包括數(shù)據(jù)傳輸?shù)碾娐返取?/p>

圖2 水聲通信系統(tǒng)的電路設(shè)計(jì)框圖

該系統(tǒng)的工作過程：首先是上位機(jī)模擬發(fā)射端，將要發(fā)送的數(shù)字信號經(jīng)串行口發(fā)送給FPGA芯片，通信模塊接收數(shù)字信息后依次傳送給擴(kuò)頻模塊BPSK調(diào)制模塊，至此將接收到的數(shù)字信息進(jìn)行調(diào)制后產(chǎn)生的信號經(jīng)D/A轉(zhuǎn)換器轉(zhuǎn)換成模擬電信號，然后該電信號經(jīng)水聲換能器轉(zhuǎn)換成聲信號發(fā)送出去，攜載了發(fā)送方發(fā)送信息的聲信號在水下環(huán)境進(jìn)行傳播。其次是接收端，接收端同樣有一個(gè)水聲換能器負(fù)責(zé)將接收到的聲信號轉(zhuǎn)換成電信號，經(jīng)A/D轉(zhuǎn)換器后，所得數(shù)據(jù)信號經(jīng)同步后進(jìn)行BPSK解調(diào)，最后將解調(diào)出來的數(shù)字信號經(jīng)通信模塊傳給串行口，從而發(fā)送給接收端，一次水聲通信過程完成。

2 系統(tǒng)的FPGA實(shí)現(xiàn)

CDMA又稱碼分多址，是以擴(kuò)頻通信為基礎(chǔ)的一種調(diào)制和多址方式，擴(kuò)頻通信技術(shù)是一種信息傳輸方式，要求信號所占有的頻帶寬度遠(yuǎn)大于所傳信息所必需的最小帶寬；頻帶的展寬是通過編碼及調(diào)制的方法實(shí)現(xiàn)的，并與所傳信息數(shù)據(jù)無關(guān)；在接收端則用相同的擴(kuò)頻碼進(jìn)行相關(guān)解調(diào)來解擴(kuò)及恢復(fù)所傳信息數(shù)據(jù)。其理論依據(jù)是信息論中的香農(nóng)公式[1]：

[C=Blog2（1+SN）] （1）

式中：[C]為信道可能傳輸?shù)淖畲笮畔⑺俾剩硎拘诺廊萘浚籟B]表示信道帶寬；[S]表示信號的平均功率；[N]表示噪聲功率。

從式（1）中可以看出：在信噪比很小的情況下，可以使用增加帶寬的辦法來提高系統(tǒng)的抗干擾性能，以保證信道容量不變。換句話說，在信道容量相同的條件下，寬帶系統(tǒng)比窄帶系統(tǒng)的抗干擾性能要好，所以當(dāng)信噪比太小而且不能保證通信質(zhì)量時(shí)，可以采用增加帶寬的方法來改善通信質(zhì)量[2]。

圖3，圖4為直擴(kuò)系統(tǒng)的工作原理圖[3]，由信號源輸出的信息碼與偽隨機(jī)碼產(chǎn)生器產(chǎn)生的偽隨機(jī)碼進(jìn)行模2加或相乘，產(chǎn)生以速率與偽隨機(jī)碼速率相同的擴(kuò)頻序列，然后再用載波去調(diào)制擴(kuò)頻序列，就得到已擴(kuò)頻調(diào)制的射頻信號。接收端解擴(kuò)的過程與擴(kuò)頻過程相同，用本地的偽隨機(jī)序列對接收信號進(jìn)行相關(guān)解擴(kuò)后進(jìn)行解調(diào)。

圖3 發(fā)射單元原理圖

圖4 接收單元原理圖

2.1 發(fā)射單元設(shè)計(jì)

發(fā)射單元主要包括偽隨機(jī)序列碼模塊（PN碼發(fā)生器），擴(kuò)頻模塊，BPSK調(diào)制模塊[4]。

2.1.1 PN碼發(fā)生器

PN碼發(fā)生器采用m序列發(fā)生器的原理[5]，m序列式最長線性移位寄存器，是由移位寄存器加反饋后形成的。一個(gè)線性反饋移存器能產(chǎn)生m序列的充分必要條件為：期特征多項(xiàng)式為本原多項(xiàng)式。本設(shè)計(jì)設(shè)計(jì)了一個(gè)7級周期為127的發(fā)生器，所選用的本原多項(xiàng)式為[f（x）=1+x+x2+x6，]使用VHDL語言編寫。

2.1.2 擴(kuò)頻模塊

將PN碼發(fā)生器生成的m序列與輸入的數(shù)字信號進(jìn)行異或，完成擴(kuò)頻功能。擴(kuò)頻模塊的RTL圖如圖5所示。

圖5 擴(kuò)頻模塊RTL圖

2.1.3 BPSK調(diào)制模塊

調(diào)制模塊選擇了具有恒包絡(luò)特性的BPSK調(diào)制，它是通過基帶信號控制載波的相位，使得載波相位發(fā)生跳變的一種調(diào)制方式。當(dāng)碼元為‘1時(shí)，調(diào)制后相位變?yōu)?80°，當(dāng)碼元為‘0，時(shí)，調(diào)制后相位變?yōu)?°，為此設(shè)計(jì)了BPSK調(diào)制模塊，設(shè)計(jì)例化了兩個(gè)ROM，通過Matlab生成.mif文件用來存放0°和180°的數(shù)據(jù)，另外還有地址選擇器，數(shù)據(jù)選擇器。

整個(gè)發(fā)射端的仿真圖如圖6所示，clk為系統(tǒng)時(shí)鐘，clk_bpsk為進(jìn)行BPSK調(diào)制的時(shí)鐘，datain為輸入數(shù)據(jù)，m_out為生成的m序列，spre_out為擴(kuò)頻后的波形，bpsk_out為BPSK調(diào)制后的輸出。從結(jié)果可以明顯地看出輸出信號有兩次相位變化，一次是從0°～180°的跳變，另一次是從180°～0°的跳變，可以看到數(shù)據(jù)被正確的調(diào)制。

圖6 發(fā)射單元仿真圖

2.2 接收單元設(shè)計(jì)

為了驗(yàn)證設(shè)計(jì)系統(tǒng)的可行性，系統(tǒng)里設(shè)計(jì)了BPSK 解調(diào)和解擴(kuò)模塊，并將發(fā)射端調(diào)制好的數(shù)據(jù)直接作為接收端的輸入數(shù)據(jù)。BPSK 解調(diào)模塊里同樣例化了一個(gè)ROM[6] ，存儲了相位為0°的數(shù)據(jù)，將通過載波同步后的數(shù)據(jù)與ROM的輸出數(shù)據(jù)進(jìn)行相乘，然后進(jìn)行抽樣判決，判決結(jié)果如圖7所示，圖中spre_out為發(fā)射端擴(kuò)頻完的數(shù)據(jù)，sam_out為進(jìn)行抽樣判決后并延時(shí)了70個(gè)clk_bpsk，目的是為了將數(shù)據(jù)恰好在數(shù)據(jù)始終的上升沿，p_out表示開始進(jìn)行解調(diào)輸出，從圖中可以看出判決延時(shí)后的數(shù)據(jù)恰好與擴(kuò)頻后的數(shù)據(jù)完全相同，只是延時(shí)了一段時(shí)間表示解調(diào)時(shí)間。

圖7 BPSK解調(diào)模塊結(jié)果圖

假設(shè)解擴(kuò)模塊里已進(jìn)行PN碼的同步，此處只是進(jìn)行了一定時(shí)間的延時(shí)，使其恰好與發(fā)射端PN 碼相同，然后與 BPSK 解調(diào)后的數(shù)據(jù)進(jìn)行異或，得到輸出數(shù)據(jù)，結(jié)果如8所示，sp_end 為解擴(kuò)完的數(shù)據(jù)，p_end 為標(biāo)志位表示開始進(jìn)行解擴(kuò)，datain 為輸入的原始數(shù)據(jù)，從圖中可以看出解擴(kuò)的數(shù)據(jù)域最初的原始輸入數(shù)據(jù)相同，只是有一段時(shí)間的延時(shí)，可看出系統(tǒng)進(jìn)行了正確的解調(diào)。

圖8 解調(diào)仿真圖

3 結(jié) 語

本文設(shè)計(jì)了一個(gè)基于FPGA的直接序列擴(kuò)頻系統(tǒng)的水聲通信調(diào)制/解調(diào)系統(tǒng)，目的在于使水聲無線通信中具有更強(qiáng)的抗干擾性和保密性，系統(tǒng)中包含了信號的擴(kuò)頻及BPSK調(diào)制以及相應(yīng)的解調(diào)模塊，并且在Modelsim仿真軟件上驗(yàn)證成功。雖然BPSK調(diào)制相對于2FSK，2ASK具有帶寬窄、頻率高、抗干擾性強(qiáng)等優(yōu)點(diǎn)，廣泛的應(yīng)用于中高速通信中[7]。但是在更高速的通信系統(tǒng)中，BPSK調(diào)制已經(jīng)不能滿足頻帶利用率和系統(tǒng)的有效性等要求，故基本采用多進(jìn)制調(diào)相系統(tǒng)。此外，絕對調(diào)相系統(tǒng)會產(chǎn)生倒相現(xiàn)象，因此應(yīng)該考慮采用相對相位調(diào)相系統(tǒng)，基于該思路的水聲無線通信一定會有更好的應(yīng)用前景。

參考文獻(xiàn)

[1] PROAKIS J G. Digital communications [M]. Fourth Edition. New York： McGraw?hill， 2001： 169?269.

[2] 郭黎利，李北明，竇崢.擴(kuò)頻通信系統(tǒng)的FPAG設(shè)計(jì)[M].北京：國防工業(yè)出版社，2013.

[3] 陳曦，邱志成，張鵬，等.基于Verilog HDL的通信系統(tǒng)設(shè)計(jì)[M].北京：中國水利水電出版社，2009.

[4] 張桂林.直接序列擴(kuò)頻系統(tǒng)的仿真及FPGA的實(shí)現(xiàn)設(shè)計(jì)[D].太原：太原理工大學(xué)，2012.

[5] 周炯槃，龐沁華，續(xù)大我，等.通信原理[M].北京：北京郵電大學(xué)出版社，2009.

[6] 孟紹良，張海柱，劉述防，等.基于FPGA的直序擴(kuò)頻通信系統(tǒng)設(shè)計(jì)[J].哈爾濱理工大學(xué)學(xué)報(bào)，2012（6）：15?18.

[7] 馮慶玉，杜汪洋.一種基于FPGA的2PSK調(diào)制器的軟硬件設(shè)計(jì)方法[J].中國傳媒大學(xué)學(xué)報(bào)，2008，15（2）：67?70.

圖3，圖4為直擴(kuò)系統(tǒng)的工作原理圖[3]，由信號源輸出的信息碼與偽隨機(jī)碼產(chǎn)生器產(chǎn)生的偽隨機(jī)碼進(jìn)行模2加或相乘，產(chǎn)生以速率與偽隨機(jī)碼速率相同的擴(kuò)頻序列，然后再用載波去調(diào)制擴(kuò)頻序列，就得到已擴(kuò)頻調(diào)制的射頻信號。接收端解擴(kuò)的過程與擴(kuò)頻過程相同，用本地的偽隨機(jī)序列對接收信號進(jìn)行相關(guān)解擴(kuò)后進(jìn)行解調(diào)。

圖3 發(fā)射單元原理圖

圖4 接收單元原理圖

2.1 發(fā)射單元設(shè)計(jì)

發(fā)射單元主要包括偽隨機(jī)序列碼模塊（PN碼發(fā)生器），擴(kuò)頻模塊，BPSK調(diào)制模塊[4]。

2.1.1 PN碼發(fā)生器

PN碼發(fā)生器采用m序列發(fā)生器的原理[5]，m序列式最長線性移位寄存器，是由移位寄存器加反饋后形成的。一個(gè)線性反饋移存器能產(chǎn)生m序列的充分必要條件為：期特征多項(xiàng)式為本原多項(xiàng)式。本設(shè)計(jì)設(shè)計(jì)了一個(gè)7級周期為127的發(fā)生器，所選用的本原多項(xiàng)式為[f（x）=1+x+x2+x6，]使用VHDL語言編寫。

2.1.2 擴(kuò)頻模塊

將PN碼發(fā)生器生成的m序列與輸入的數(shù)字信號進(jìn)行異或，完成擴(kuò)頻功能。擴(kuò)頻模塊的RTL圖如圖5所示。

圖5 擴(kuò)頻模塊RTL圖

2.1.3 BPSK調(diào)制模塊

調(diào)制模塊選擇了具有恒包絡(luò)特性的BPSK調(diào)制，它是通過基帶信號控制載波的相位，使得載波相位發(fā)生跳變的一種調(diào)制方式。當(dāng)碼元為‘1時(shí)，調(diào)制后相位變?yōu)?80°，當(dāng)碼元為‘0，時(shí)，調(diào)制后相位變?yōu)?°，為此設(shè)計(jì)了BPSK調(diào)制模塊，設(shè)計(jì)例化了兩個(gè)ROM，通過Matlab生成.mif文件用來存放0°和180°的數(shù)據(jù)，另外還有地址選擇器，數(shù)據(jù)選擇器。

整個(gè)發(fā)射端的仿真圖如圖6所示，clk為系統(tǒng)時(shí)鐘，clk_bpsk為進(jìn)行BPSK調(diào)制的時(shí)鐘，datain為輸入數(shù)據(jù)，m_out為生成的m序列，spre_out為擴(kuò)頻后的波形，bpsk_out為BPSK調(diào)制后的輸出。從結(jié)果可以明顯地看出輸出信號有兩次相位變化，一次是從0°～180°的跳變，另一次是從180°～0°的跳變，可以看到數(shù)據(jù)被正確的調(diào)制。

圖6 發(fā)射單元仿真圖

2.2 接收單元設(shè)計(jì)

為了驗(yàn)證設(shè)計(jì)系統(tǒng)的可行性，系統(tǒng)里設(shè)計(jì)了BPSK 解調(diào)和解擴(kuò)模塊，并將發(fā)射端調(diào)制好的數(shù)據(jù)直接作為接收端的輸入數(shù)據(jù)。BPSK 解調(diào)模塊里同樣例化了一個(gè)ROM[6] ，存儲了相位為0°的數(shù)據(jù)，將通過載波同步后的數(shù)據(jù)與ROM的輸出數(shù)據(jù)進(jìn)行相乘，然后進(jìn)行抽樣判決，判決結(jié)果如圖7所示，圖中spre_out為發(fā)射端擴(kuò)頻完的數(shù)據(jù)，sam_out為進(jìn)行抽樣判決后并延時(shí)了70個(gè)clk_bpsk，目的是為了將數(shù)據(jù)恰好在數(shù)據(jù)始終的上升沿，p_out表示開始進(jìn)行解調(diào)輸出，從圖中可以看出判決延時(shí)后的數(shù)據(jù)恰好與擴(kuò)頻后的數(shù)據(jù)完全相同，只是延時(shí)了一段時(shí)間表示解調(diào)時(shí)間。

圖7 BPSK解調(diào)模塊結(jié)果圖

假設(shè)解擴(kuò)模塊里已進(jìn)行PN碼的同步，此處只是進(jìn)行了一定時(shí)間的延時(shí)，使其恰好與發(fā)射端PN 碼相同，然后與 BPSK 解調(diào)后的數(shù)據(jù)進(jìn)行異或，得到輸出數(shù)據(jù)，結(jié)果如8所示，sp_end 為解擴(kuò)完的數(shù)據(jù)，p_end 為標(biāo)志位表示開始進(jìn)行解擴(kuò)，datain 為輸入的原始數(shù)據(jù)，從圖中可以看出解擴(kuò)的數(shù)據(jù)域最初的原始輸入數(shù)據(jù)相同，只是有一段時(shí)間的延時(shí)，可看出系統(tǒng)進(jìn)行了正確的解調(diào)。

圖8 解調(diào)仿真圖

3 結(jié) 語

本文設(shè)計(jì)了一個(gè)基于FPGA的直接序列擴(kuò)頻系統(tǒng)的水聲通信調(diào)制/解調(diào)系統(tǒng)，目的在于使水聲無線通信中具有更強(qiáng)的抗干擾性和保密性，系統(tǒng)中包含了信號的擴(kuò)頻及BPSK調(diào)制以及相應(yīng)的解調(diào)模塊，并且在Modelsim仿真軟件上驗(yàn)證成功。雖然BPSK調(diào)制相對于2FSK，2ASK具有帶寬窄、頻率高、抗干擾性強(qiáng)等優(yōu)點(diǎn)，廣泛的應(yīng)用于中高速通信中[7]。但是在更高速的通信系統(tǒng)中，BPSK調(diào)制已經(jīng)不能滿足頻帶利用率和系統(tǒng)的有效性等要求，故基本采用多進(jìn)制調(diào)相系統(tǒng)。此外，絕對調(diào)相系統(tǒng)會產(chǎn)生倒相現(xiàn)象，因此應(yīng)該考慮采用相對相位調(diào)相系統(tǒng)，基于該思路的水聲無線通信一定會有更好的應(yīng)用前景。

參考文獻(xiàn)

[1] PROAKIS J G. Digital communications [M]. Fourth Edition. New York： McGraw?hill， 2001： 169?269.

[2] 郭黎利，李北明，竇崢.擴(kuò)頻通信系統(tǒng)的FPAG設(shè)計(jì)[M].北京：國防工業(yè)出版社，2013.

[3] 陳曦，邱志成，張鵬，等.基于Verilog HDL的通信系統(tǒng)設(shè)計(jì)[M].北京：中國水利水電出版社，2009.

[4] 張桂林.直接序列擴(kuò)頻系統(tǒng)的仿真及FPGA的實(shí)現(xiàn)設(shè)計(jì)[D].太原：太原理工大學(xué)，2012.

[5] 周炯槃，龐沁華，續(xù)大我，等.通信原理[M].北京：北京郵電大學(xué)出版社，2009.

[6] 孟紹良，張海柱，劉述防，等.基于FPGA的直序擴(kuò)頻通信系統(tǒng)設(shè)計(jì)[J].哈爾濱理工大學(xué)學(xué)報(bào)，2012（6）：15?18.

[7] 馮慶玉，杜汪洋.一種基于FPGA的2PSK調(diào)制器的軟硬件設(shè)計(jì)方法[J].中國傳媒大學(xué)學(xué)報(bào)，2008，15（2）：67?70.

圖3，圖4為直擴(kuò)系統(tǒng)的工作原理圖[3]，由信號源輸出的信息碼與偽隨機(jī)碼產(chǎn)生器產(chǎn)生的偽隨機(jī)碼進(jìn)行模2加或相乘，產(chǎn)生以速率與偽隨機(jī)碼速率相同的擴(kuò)頻序列，然后再用載波去調(diào)制擴(kuò)頻序列，就得到已擴(kuò)頻調(diào)制的射頻信號。接收端解擴(kuò)的過程與擴(kuò)頻過程相同，用本地的偽隨機(jī)序列對接收信號進(jìn)行相關(guān)解擴(kuò)后進(jìn)行解調(diào)。

圖3 發(fā)射單元原理圖

圖4 接收單元原理圖

2.1 發(fā)射單元設(shè)計(jì)

發(fā)射單元主要包括偽隨機(jī)序列碼模塊（PN碼發(fā)生器），擴(kuò)頻模塊，BPSK調(diào)制模塊[4]。

2.1.1 PN碼發(fā)生器

PN碼發(fā)生器采用m序列發(fā)生器的原理[5]，m序列式最長線性移位寄存器，是由移位寄存器加反饋后形成的。一個(gè)線性反饋移存器能產(chǎn)生m序列的充分必要條件為：期特征多項(xiàng)式為本原多項(xiàng)式。本設(shè)計(jì)設(shè)計(jì)了一個(gè)7級周期為127的發(fā)生器，所選用的本原多項(xiàng)式為[f（x）=1+x+x2+x6，]使用VHDL語言編寫。

2.1.2 擴(kuò)頻模塊

將PN碼發(fā)生器生成的m序列與輸入的數(shù)字信號進(jìn)行異或，完成擴(kuò)頻功能。擴(kuò)頻模塊的RTL圖如圖5所示。

圖5 擴(kuò)頻模塊RTL圖

2.1.3 BPSK調(diào)制模塊

調(diào)制模塊選擇了具有恒包絡(luò)特性的BPSK調(diào)制，它是通過基帶信號控制載波的相位，使得載波相位發(fā)生跳變的一種調(diào)制方式。當(dāng)碼元為‘1時(shí)，調(diào)制后相位變?yōu)?80°，當(dāng)碼元為‘0，時(shí)，調(diào)制后相位變?yōu)?°，為此設(shè)計(jì)了BPSK調(diào)制模塊，設(shè)計(jì)例化了兩個(gè)ROM，通過Matlab生成.mif文件用來存放0°和180°的數(shù)據(jù)，另外還有地址選擇器，數(shù)據(jù)選擇器。

整個(gè)發(fā)射端的仿真圖如圖6所示，clk為系統(tǒng)時(shí)鐘，clk_bpsk為進(jìn)行BPSK調(diào)制的時(shí)鐘，datain為輸入數(shù)據(jù)，m_out為生成的m序列，spre_out為擴(kuò)頻后的波形，bpsk_out為BPSK調(diào)制后的輸出。從結(jié)果可以明顯地看出輸出信號有兩次相位變化，一次是從0°～180°的跳變，另一次是從180°～0°的跳變，可以看到數(shù)據(jù)被正確的調(diào)制。

圖6 發(fā)射單元仿真圖

2.2 接收單元設(shè)計(jì)

為了驗(yàn)證設(shè)計(jì)系統(tǒng)的可行性，系統(tǒng)里設(shè)計(jì)了BPSK 解調(diào)和解擴(kuò)模塊，并將發(fā)射端調(diào)制好的數(shù)據(jù)直接作為接收端的輸入數(shù)據(jù)。BPSK 解調(diào)模塊里同樣例化了一個(gè)ROM[6] ，存儲了相位為0°的數(shù)據(jù)，將通過載波同步后的數(shù)據(jù)與ROM的輸出數(shù)據(jù)進(jìn)行相乘，然后進(jìn)行抽樣判決，判決結(jié)果如圖7所示，圖中spre_out為發(fā)射端擴(kuò)頻完的數(shù)據(jù)，sam_out為進(jìn)行抽樣判決后并延時(shí)了70個(gè)clk_bpsk，目的是為了將數(shù)據(jù)恰好在數(shù)據(jù)始終的上升沿，p_out表示開始進(jìn)行解調(diào)輸出，從圖中可以看出判決延時(shí)后的數(shù)據(jù)恰好與擴(kuò)頻后的數(shù)據(jù)完全相同，只是延時(shí)了一段時(shí)間表示解調(diào)時(shí)間。

圖7 BPSK解調(diào)模塊結(jié)果圖

假設(shè)解擴(kuò)模塊里已進(jìn)行PN碼的同步，此處只是進(jìn)行了一定時(shí)間的延時(shí)，使其恰好與發(fā)射端PN 碼相同，然后與 BPSK 解調(diào)后的數(shù)據(jù)進(jìn)行異或，得到輸出數(shù)據(jù)，結(jié)果如8所示，sp_end 為解擴(kuò)完的數(shù)據(jù)，p_end 為標(biāo)志位表示開始進(jìn)行解擴(kuò)，datain 為輸入的原始數(shù)據(jù)，從圖中可以看出解擴(kuò)的數(shù)據(jù)域最初的原始輸入數(shù)據(jù)相同，只是有一段時(shí)間的延時(shí)，可看出系統(tǒng)進(jìn)行了正確的解調(diào)。

圖8 解調(diào)仿真圖

3 結(jié) 語

本文設(shè)計(jì)了一個(gè)基于FPGA的直接序列擴(kuò)頻系統(tǒng)的水聲通信調(diào)制/解調(diào)系統(tǒng)，目的在于使水聲無線通信中具有更強(qiáng)的抗干擾性和保密性，系統(tǒng)中包含了信號的擴(kuò)頻及BPSK調(diào)制以及相應(yīng)的解調(diào)模塊，并且在Modelsim仿真軟件上驗(yàn)證成功。雖然BPSK調(diào)制相對于2FSK，2ASK具有帶寬窄、頻率高、抗干擾性強(qiáng)等優(yōu)點(diǎn)，廣泛的應(yīng)用于中高速通信中[7]。但是在更高速的通信系統(tǒng)中，BPSK調(diào)制已經(jīng)不能滿足頻帶利用率和系統(tǒng)的有效性等要求，故基本采用多進(jìn)制調(diào)相系統(tǒng)。此外，絕對調(diào)相系統(tǒng)會產(chǎn)生倒相現(xiàn)象，因此應(yīng)該考慮采用相對相位調(diào)相系統(tǒng)，基于該思路的水聲無線通信一定會有更好的應(yīng)用前景。

參考文獻(xiàn)

[1] PROAKIS J G. Digital communications [M]. Fourth Edition. New York： McGraw?hill， 2001： 169?269.

[2] 郭黎利，李北明，竇崢.擴(kuò)頻通信系統(tǒng)的FPAG設(shè)計(jì)[M].北京：國防工業(yè)出版社，2013.

[3] 陳曦，邱志成，張鵬，等.基于Verilog HDL的通信系統(tǒng)設(shè)計(jì)[M].北京：中國水利水電出版社，2009.

[4] 張桂林.直接序列擴(kuò)頻系統(tǒng)的仿真及FPGA的實(shí)現(xiàn)設(shè)計(jì)[D].太原：太原理工大學(xué)，2012.

[5] 周炯槃，龐沁華，續(xù)大我，等.通信原理[M].北京：北京郵電大學(xué)出版社，2009.

[6] 孟紹良，張海柱，劉述防，等.基于FPGA的直序擴(kuò)頻通信系統(tǒng)設(shè)計(jì)[J].哈爾濱理工大學(xué)學(xué)報(bào)，2012（6）：15?18.

[7] 馮慶玉，杜汪洋.一種基于FPGA的2PSK調(diào)制器的軟硬件設(shè)計(jì)方法[J].中國傳媒大學(xué)學(xué)報(bào)，2008，15（2）：67?70.