集成電路ESD防護及器件建模

成果簡介： 傳統的 ESD 設計通常采用“反復實驗法”，這種方法成本高且周期長。香港應用科技研究院PAD組發展了一套ESD仿真設計方法，通過該方法能夠得到ESD設備的彈性曲線。在硅芯片投產之前，可通過調整設計參數實現優化設計，以降低成本和縮短設計周期。應科院ESD研究團隊已經發展了幾個全芯片ESD保護解決方案，可以應用于1至2微米CMOS邏輯、0.35微米混合信號和高壓SOI BCD工藝。

基于市場需求，已經開發了電路級ESD微型化模型，利用該模型，IC芯片工程師可以在通用IC仿真平臺上（SPICE）實現電路級ESD仿真。

ESD仿真設計方法建立了高級集成電路ESD生產與設備建模解決方案的技術平臺。該平臺針對特定工藝或IC產品的ESD設計需求，提供全芯片ESD解決方案，包括I/O ESD設計，電源端ESD保護，以及多個電源之間的ESD保護，從物理布局到芯片制造。提供工藝及器件仿真方法、工藝及器件的校準技術和產品彈性曲線的仿真和校準方法等ESD仿真設計方法學；提供全芯片ESD保護方案及電路設計、ESD器件設計、電路級ESD緊湊模型、ESD和閂鎖反應的封裝與測試等ESD保護網路及電路級ESD建模技術。