基于DDS的頻綜電路系統的研究

辛麗娜 石寶華

摘 要：頻綜電路系統是雷達以及通信系統的關鍵部件之一，該論文論述了高頻率穩定度、低雜散、低相噪頻綜的設計過程，設計和研制出了基于FPGA和高性能DDS芯片AD9910的頻綜電路系統。對頻綜電路系統的原理進行了詳細的闡述，給出了主要的硬件選擇，它采用美國模擬器件公司（AD公司）的芯片AD9910，從DDS芯片的輸出，經低通濾波得到正弦信號，并用FPGA對其控制，對該信號進行調頻，然后通過倍頻放大對信號進行完善。并對其進行了系統性能測試，證明達到了預期性能指標要求。

關鍵詞：頻綜電路系統 DDS AD9910

中圖分類號：TN741 文獻標識碼：A 文章編號：1672-3791（2014）09（c）-0088-01

1 頻綜電路的設計

利用FPGA和DSP、AD9910等硬件電路研究3～5 GHz頻綜電路系統的要求：

（1）參考頻率源為100 MHz；（2）頻率穩定度為0.5 PPM；（3）輸出頻率為3～5 GHz；（4）輸出功率優于0 dBM。

利用DDS激勵倍頻器的頻綜電路系統實現100 MHz恒溫晶振，100 MHz恒溫晶振為AD9910提供基準頻率，經AD9910內部鎖相環提供1 GHz的時鐘頻率。由FPGA對AD9910寫控制字，可產生高達330 MHz的正弦信號，該信號再通過濾波、放大、倍頻等處理被變換到3.9 GHz，達到設計要求。

2 系統硬件電路設計

2.1 AD9910的介紹

AD9910是ADI公司推出的一款單片DDS器件，在外接時鐘頻率為1 GHz，其輸出頻率不應大于系統時鐘頻率的40%，即模擬輸出頻率高達400 MHz。

AD9910支持4種模式，本設計采用FPGA芯片SPARTAN-6通過串行方式對AD9910寫控制字設置系統參數，改變其工作狀態。

2.2 時鐘設計

高穩定的l00 MHz晶振產生的時鐘信號通過REF_CLK引腳輸入到AD99l0，經過AD9910內部的鎖相環10倍頻后生成1G的采樣時鐘。

2.3 濾波、放大、倍頻電路

倍頻器是以非線性器件為理論基礎的，電流通過非線性器件可以產生除基波以外的高次諧波。DDS輸出330 MHz，不能滿足設計要求DDS輸出信號經MAR-8+放大之后，由RKK-4-23+進行四倍頻，由HFCN1080+濾除低次諧波，再經一級放大，由LFCN1325+濾除高次諧波。將此信號經AMK-3-452+三倍頻得到點頻3.9 GHz信號。

3 軟件設計

FPGA是整個系統的主要控制部分，以1 GHz為時鐘頻率，輸出頻率為330 MHz情況下的控制字是547AE128。

AD9910可以通過設置不同的寄存器參數，可以實現不同功能，寄存器特性如表1所示。

4 波形仿真及結果

用頻譜分析儀測試頻率源的性能，實驗和應用結果表明，信號輸出頻率為3.9 GHz時，功率為1.67 dBm，頻率在10 kHz時的相位噪聲為-48 dBc/Hz。由于DDS原理，會產生一些帶外雜散。（如圖1、圖2）

5 結論

該論文論述了基于AD9910的頻綜電路系統的研制過程，采用頻率穩定度為0.05 PPM的100 MHz恒溫晶體振蕩器為基準源，研制出了基于AD9910的高頻率、穩定度高、低相噪頻綜電路系統。進行了系統建模、電路仿真與性能測試等實驗研究，證明了理論研究的正確性。但缺點是系統成本、復雜性較高。研究成果可以較容易的擴展到其它頻段頻率源的研制。

參考文獻

[1] 趙惠霞.C波段低雜散低相噪捷變頻率源研究[D].成都：電子科技大學，2013.

[2] 李安順，司錫才.基于AD9959的高速跳頻頻率綜合器的設計[J].應用科技，2009（8）：13-16.

[3] 張福洪，朱懷環.基于AD9959的頻率合成器設計及其應用[J].電子器件，2008（4）：1155-1158.

[4] [佚名].Analog Devices AD9910 Datasheet，2007[EB/OL].[2011-0-18].Http：//www. analog. com/static/imported-files/data_sheets/AD9910. pdf.