基于FPGA的數(shù)字電路故障診斷系統(tǒng)

【摘要】介紹了一種采用向量法對數(shù)字電路進行故障診斷的系統(tǒng)，通過向被測電路發(fā)送測試向量，接收被測電路對激勵的響應(yīng)結(jié)果，然后將該結(jié)果與正常工作電路的相應(yīng)結(jié)果進行比對的方法，驗證被測電路的功能以及診斷故障。參考目前的一系列測試系統(tǒng)，給出了系統(tǒng)的硬件結(jié)構(gòu)和具體軟件流程。該系統(tǒng)擁有256路獨立的IO通道，各個通道的輸出電壓均可獨立設(shè)置，輸出頻率最高可達50MHz，可以完成對目前主流的數(shù)字電路的診斷任務(wù)，提高數(shù)字電路測試診斷的效率。

【關(guān)鍵詞】FPGA;數(shù)字電路;計算機測控;故障診斷

1.引言

當(dāng)今社會數(shù)字電路已經(jīng)遍布人們生活的各個角落，數(shù)字電路廣泛應(yīng)用于通信、娛樂、工業(yè)生產(chǎn)等不同領(lǐng)域。隨著數(shù)字電路的不斷發(fā)展，電路的測試和故障診斷成為了其設(shè)計和生產(chǎn)維修的重要組成部分。目前國內(nèi)部分國防單位使用的數(shù)字電路板具有高性能、高功耗、高集成度等特點，比如戰(zhàn)斗機上從俄羅斯等國引進的實現(xiàn)關(guān)鍵功能的數(shù)字電路板[1]。而使用年限及次數(shù)等因素不可避免的會對這些電路板造成損傷，導(dǎo)致包含這些數(shù)字電路板的設(shè)備無法正常使用，因此對數(shù)字電路板的性能測試及故障檢測尤為重要。

2.系統(tǒng)結(jié)構(gòu)

2.1 系統(tǒng)總體結(jié)構(gòu)

本文介紹了一種采用向量法對數(shù)字電路進行故障診斷的系統(tǒng)，通過向被測電路發(fā)送測試向量，接收被測電路對激勵的響應(yīng)結(jié)果，然后將該結(jié)果與正常工作電路的相應(yīng)結(jié)果進行比對，從而驗證被測電路的功能以及診斷故障[2]。該系統(tǒng)兼容目前主流的采用TTL，CMOS等電平邏輯的數(shù)字電路。其系統(tǒng)結(jié)構(gòu)如圖1所示。

圖1 系統(tǒng)硬件結(jié)構(gòu)

本系統(tǒng)主要由計算機和8個下位機子系統(tǒng)兩部分構(gòu)成。每個子系統(tǒng)包含32路IO端口，負(fù)責(zé)完成測試向量的發(fā)送和接收，計算機根據(jù)用戶建立的測試任務(wù)，控制下位機子系統(tǒng)，并顯示處理被測數(shù)字電路的響應(yīng)結(jié)果。系統(tǒng)選用PXI6534來完成計算機與下位機子系統(tǒng)之間的數(shù)據(jù)通信，PXI6534是NI公司的一款高速數(shù)字IO卡。它將復(fù)雜的PXI總線轉(zhuǎn)換為相對簡單的16位同步并行總線供下位機設(shè)計人員開發(fā)，而為上位機設(shè)計人員提供了大量API函數(shù)從而簡化底層驅(qū)動的開發(fā)過程，讓設(shè)計人員將更多精力集中在其它應(yīng)用功能上的開發(fā)。各個子系統(tǒng)通過母板掛接到16位數(shù)據(jù)總線上。由于PXI6534的數(shù)字IO驅(qū)動能力有限，本系統(tǒng)通過母板來提高數(shù)據(jù)總線的驅(qū)動能力，并且進行電平邏輯的轉(zhuǎn)換和提供同步時鐘。

2.2 下位機子系統(tǒng)結(jié)構(gòu)

子系統(tǒng)根據(jù)用戶設(shè)定的測試任務(wù)，完成對某種數(shù)字電路的檢測診斷，并緩存被測電路的響應(yīng)結(jié)果，其結(jié)構(gòu)如圖2所示。

圖2 診斷檢測子系統(tǒng)結(jié)構(gòu)

子系統(tǒng)包括FPGA核心模塊、數(shù)據(jù)緩存模塊（SDRAM）、發(fā)送調(diào)理電路、接收調(diào)理電路和參考電壓模塊。通過FPGA進行指令和數(shù)據(jù)的讀取，根據(jù)測試任務(wù)所需的測試向量的電壓范圍設(shè)置參考電壓，并且將待發(fā)送的測試向量的數(shù)據(jù)存入發(fā)送緩存SDRAM。測試開始后，F(xiàn)PGA從發(fā)送緩存SDRAM讀取數(shù)據(jù)通過發(fā)送調(diào)理電路，同時將接收調(diào)理電路接收的被測電路的響應(yīng)數(shù)據(jù)存入接收緩存SDRAM。測試完成后，F(xiàn)PGA從接收緩存SDRAM中讀取測試結(jié)果通過數(shù)據(jù)總線上傳給計算機。

2.2.1 控制芯片

本系統(tǒng)選用ALTERA公司CycloneIII系列芯片EP3C25F324C8作為下位機子系統(tǒng)的主控制芯片。該芯片具有215個可編程IO口，24624個邏輯單元，4個鎖相環(huán)。相比于ARM，DSP等主流微處理芯片，F(xiàn)PGA具有更高速度的優(yōu)勢，且其內(nèi)部PLL鎖相環(huán)資源可以為系統(tǒng)提供不同的工作頻率。FPGA豐富的IO資源可以滿足系統(tǒng)在測試多輸入輸出的數(shù)字電路時的需求。

FPGA是整個數(shù)字電路故障診斷系統(tǒng)下位機子系統(tǒng)的核心，測試向量的發(fā)送和接收，以及與計算機的通信均由FPGA編程實現(xiàn)。

2.2.2 發(fā)送調(diào)理電路

發(fā)送調(diào)理電路完成測試向量的電壓轉(zhuǎn)換，由于FPGA輸出的是0和3.3V的電壓，為滿足測試不同數(shù)字電路的需求，需要將FPGA輸出的電壓轉(zhuǎn)換為被測數(shù)字電路所能識別的電壓。本系統(tǒng)選用，系統(tǒng)采用Intersil 公司的高性能管腳驅(qū)動芯片EL1056 作為發(fā)送驅(qū)動芯片，可輸出電壓范圍-12V～+12V，驅(qū)動電流可達140mA，最高頻率可達60MHz。

2.2.3 接收調(diào)理電路

接收調(diào)理電路實現(xiàn)對被測數(shù)字電路響應(yīng)向量的比較，將響應(yīng)向量轉(zhuǎn)變?yōu)镕PGA兼容的電平。系統(tǒng)采用Intersil 公司的EL2252 作為接收比較芯片，該比較芯片含有兩個獨立的比較器，帶寬可達50MHz，電平范圍為-12V～+12V，電路原理如圖3所示。

圖3 接收調(diào)理電路

通過兩個比較器將被測電路的響應(yīng)向量分別與VH、VL高低兩個電壓比較，得到vec1和vec2。當(dāng)vec1=1，vec2=1時，則響應(yīng)結(jié)果為高即邏輯1;當(dāng)vec1=0，vec2=0時，則響應(yīng)結(jié)果為低即邏輯0;當(dāng)vec1=0，vec2=1時，則響應(yīng)結(jié)果為高阻。通過兩個比較器實現(xiàn)了對被測數(shù)字電路響應(yīng)向量的三態(tài)判斷。

2.2.4 參考電壓模塊

參考電壓模塊由D/A轉(zhuǎn)換電路和偏置放大電路兩部分組成。本文選用8為D/A芯片AD8801來完成數(shù)模轉(zhuǎn)換，該芯片含有8個模擬輸出通道，有效的提高了系統(tǒng)的集成度。

2.2.5 數(shù)據(jù)存儲模塊

系統(tǒng)選用SDRAM作為測試向量發(fā)送和接收的存儲模塊，SDRAM具有讀寫速度快，存儲容量大，價格便宜等優(yōu)點，已經(jīng)廣泛應(yīng)用在數(shù)字電路領(lǐng)域。本系統(tǒng)選用兩片位寬為16位、容量為64MBits（4MBits×16）的MT48LC4M16A2TG-75組成容量為128MBits（4MBits×32）的存儲單元，該芯片最高讀寫時鐘頻率可達133MHz。

3.軟件設(shè)計

3.1 下位機程序設(shè)計

本系統(tǒng)下位機硬件驅(qū)動程序使用Verilog HDL語言，在Quartus II開發(fā)環(huán)境下設(shè)計完成。Verilog是一種硬件描述語言，采用模塊化的編程方式進行設(shè)計。工作流程如圖4所示，程序上電啟動，首先進去自檢流程，檢測系統(tǒng)自身的健康狀態(tài)，以保證系統(tǒng)能正常運行。自檢流程完成后等待計算機發(fā)出指令，識別不同指令完成測試任務(wù)。

通道狀態(tài)設(shè)置。FPGA根據(jù)測試任務(wù)，設(shè)置某一路IO通道的狀態(tài)，選擇是否從該路通道接收或發(fā)送測試向量。各個通道均可獨立設(shè)置，系統(tǒng)可以根據(jù)被測對象靈活的選用不同的IO通道。

接收帶發(fā)送數(shù)據(jù)。計算機將待發(fā)送的測試向量數(shù)據(jù)下傳給下位機子系統(tǒng)，F(xiàn)PGA將這些數(shù)據(jù)暫存在SDRAM中。

發(fā)送頻率初始化。FPGA進行分頻，設(shè)置本次測試任務(wù)發(fā)送和接收測試向量的頻率。

參考電壓初始化。設(shè)置IO通道發(fā)送和接收測試向量的高低電壓值。

開始測試。FPGA從發(fā)送緩存中讀取測試向量的數(shù)據(jù)，通過IO通道發(fā)送。同時將接收到的響應(yīng)數(shù)據(jù)存入接收緩存中。

上傳接收數(shù)據(jù)。FPGA從接收緩存中讀取測試結(jié)果，通過16位數(shù)據(jù)總線上傳給計算機，以便顯示和比較。

圖4 系統(tǒng)工作流程

圖5 計算機界面

整個程序包括以下幾個模塊：①主程序模塊。實現(xiàn)與計算機的通信，接收和上傳數(shù)據(jù)，識別計算機所發(fā)出的指令，控制其他模塊配合完成測試任務(wù)。②D/A控制模塊。控制D/A的輸出，設(shè)置測試任務(wù)所用的參考電壓。③SDRAM控制模塊。控制SDRAM的刷新和數(shù)據(jù)存取。④分頻模塊。為發(fā)送和接收測試向量提供不同的頻率，采用整數(shù)分頻，半整數(shù)分頻和小數(shù)分頻結(jié)合的方式提高頻率調(diào)節(jié)的分辨率。⑤向量發(fā)送接收模塊。控制測試向量的發(fā)送和接收。

3.2 計算機應(yīng)用程序

本系統(tǒng)采用LABVIEW構(gòu)建人機交互界面。如圖5所示。LABVIEW是一種圖形化的編程語言，利用了計算機的強大性能，在設(shè)計計算機應(yīng)用程序界面是非常方便。由于本系統(tǒng)采用了NI公司的高速數(shù)字IO板卡，NI公司提供了該數(shù)字板卡在LABVIEW環(huán)境下的API函數(shù)，為編程提供的方便。

4.結(jié)論

論文設(shè)計了一種通用數(shù)字電路故障診斷系統(tǒng)，該系統(tǒng)具有以下優(yōu)點：擁有256路獨立I/O，輸出頻率可達50MHz，輸出電壓在-6V～+9V內(nèi)可調(diào)，可以滿足目前大部分?jǐn)?shù)字電路的診斷需要。

參考文獻

[1]胡敏明.幾種典型的數(shù)字電路測試技術(shù)[Z].杭州：電子科學(xué)，2009：17-18.

[2]郭希維，蘇群雄，谷宏強.數(shù)字電路測試中的關(guān)鍵技術(shù)研究[J].科學(xué)技術(shù)與工程，2006，6（18）：2904-2905.

[3]黃鑫，常天慶等.數(shù)字電路板自動測試與故障診斷系統(tǒng)的設(shè)計與實現(xiàn)[J].計算機測量與控制，2010，18（7）：1512-1514.

[4]賀喆，周劍奇等.基于PXI總線的小型化數(shù)字電路故障診斷系統(tǒng)設(shè)計方法研究[J].計算機測量與控制，2010，18（2）：323-325.

[5]秦福星，周慶年，安江波等.基于測試向量的數(shù)字電路故障診斷[J].船電技術(shù)，2010（10）：47-48.

作者簡介：莊波（1981—），男，江蘇常州人，大學(xué)專科，現(xiàn)供職于天地（常州）自動化股份有限公司，主要從事與工礦企業(yè)相關(guān)的計算機及信息化工程相關(guān)工作等。