欺騙式卷積干擾的DRFM實現方法

盧巖輝, 楊曉飛, 劉凱

（上海無線電設備研究所,上海 200090）

欺騙式卷積干擾的DRFM實現方法

盧巖輝, 楊曉飛, 劉凱

（上海無線電設備研究所,上海 200090）

結合線性調頻脈壓體制雷達的特點和數字射頻存儲技術（DRFM）的發展現狀,提出了一種基于數字射頻存儲技術的卷積干擾生成方法,并在現場可編程門陣列器件中進行了實現。文中論述了DRFM的工作原理和卷積干擾可行的理論分析,同時給出了卷積干擾算法的實現方法。最后,通過自建的仿真試驗平臺進行了實驗驗證,并分析了試驗結果。

數字射頻存儲器；卷積干擾；線性調頻；雷達對抗

0 引言

脈沖線性調頻信號是現代雷達常用的一種信號形式,發射時雷達通過發射寬脈沖實現足夠大的作用距離,接收時雷達將寬脈沖回波信號進行脈壓處理形成窄脈沖,提高了雷達的距離分辨率,有效解決了雷達脈沖峰值功率受限與距離分辨率之間的矛盾[1]。

另外,線性調頻信號的脈壓處理,使回波信號獲得高的處理增益,而對于雷達發射信號不匹配的干擾信號則會產生較強的抑制作用,提升了雷達的抗干擾能力[2]。

對線性調頻雷達的干擾樣式研究較多,主要包括遮蓋性和欺騙性干擾兩類。欺騙式卷積干擾的主要工作原理是彈載干擾設備截獲雷達信號后與視頻信號卷積,經放大后轉發對脈沖壓縮體制雷達形成干擾,屬于應答式干擾,是對付線性調頻脈壓雷達的一種有效方法[3]。

采用FPGA作為主控電路設計的數字射頻存儲電路（DRFM）具有信號處理便利、迅速的優點,能夠快速生成和轉發干擾信號。依據DRFM的新近研發現狀,本文提出了一種基于DRFM的卷積干擾樣式生成技術,用于對線性調頻雷達實施電子干擾。

1 卷積干擾信號原理

設線性調頻脈沖壓縮雷達信號為

式中：f0為載頻；μ=B/Tp為調頻斜率,B為譜寬,Tp為時寬。

彈載干擾設備位于目標上,與探測雷達的距離為r。假設目標為點目標,反射強度為σ,則目標的響應函數為

其中：

式中：c為光速。則目標回波信號為

彈載干擾設備接收到雷達照射信號后,用一個調制信號f（t）與接收信號卷積后轉發,即生成的干擾信號為

線性調頻脈沖壓縮雷達接收機中的脈沖壓縮實質上是一個匹配濾波器,那么其輸入信號為

分別設s（t）,r（t）,f（t）和u（t）的頻譜為S（f）,R（f）,F（f）和U（f）,則

則經接收機匹配濾波器處理后輸出的頻譜為

與式（7）對應的時域輸出為

式中：F-1[|S（f）|2]稱為點擴展函數[4]。由式（8）可知,脈壓輸出信號中目標回波信號取決于目標的反射特性r（t）,干擾信號則取決于參與卷積的調制信號f（t）。

綜上可知,調制信號只要選取為沖擊脈沖串就可以便捷地產生假目標構成欺騙干擾[5]。

2 卷積干擾算法實現

卷積干擾是對付線性調頻脈沖壓縮體制雷達的一種有效手段[6]。由于干擾信號只取決于參與卷積的調制信號f（t）,可以通過選取不同的調制信號形式來獲得不同的干擾效果,如脈沖串可以產生假目標欺騙干擾和視頻噪聲可以產生噪聲遮蓋性干擾效果。本文基于FPGA設計和實現卷積干擾,并選取脈沖串作為調制信號f（t）。

依據最終期望的欺騙干擾效果,可以通過設計脈沖串的形式來實現。假設調制信號f（t）為N個存在時延的脈沖組成的脈沖串,可以表示為

式（9）的物理意義是信號經過延時系統的N次ti延時。接收到的雷達信號與式（9）的調制信號f（t）做卷積處理后,相當于將雷達的線性調頻信號分別位移了N次,卷積結果可視為N個時延不同的線性調頻信號的疊加。

通過上述分析,卷積干擾的FPGA實現是對靜態存儲器SRAM中讀出的數據進行卷積延時操作。

在具體實現結構上采用寄存器流水線方式,對并行數據進行一定延時τ后,再并行做加法操作,實現結構框圖如圖1所示。選取不同的延時τ時會產生不同的干擾效果,如取相同的延時τ,會產生位置間隔固定的假目標,選擇不同延時τ值,則會產生位置間隔不固定的目標,需要依據期望達到的干擾效果選取和設計延時值。期望產生的假目標數也取決于延時間隔τ,比如在延時間隔相同的情況下,一個雷達重復周期內最多可以產生Tpf/τ個假信號,對方雷達脈壓處理后將產生Tpf/τ個點跡。為有效覆蓋和掩護真實目標,實戰中往往通過生成足夠多的點跡來達到欺騙干擾的目的。

圖1 卷積算法結構圖

3 DRFM設計

DRFM的工作原理是對變頻處理后的雷達射頻回波信號進行直接采樣存儲,保存了雷達原始信號的幅度和相位信息,使得存儲信號與原始信號具有相干性,具有相參捕獲及高精度復制威脅信號的能力[6]。

DRFM基本組成框圖如圖2所示。經變頻處理后的中頻回波信號經模數轉換器（ADC）采樣后以低壓差分信號（LVDS）電平方式形成高速數據流,在現場可編程門陣列（FPGA）同步隨機存儲器（SRAM）讀寫控制邏輯的控制下,高速數據存入SRAM器件中。

當需要讀出和生成干擾信號時,FPGA將SRAM中存儲數據讀出到FPGA內并進行干擾調制處理,最后將干擾信號輸出到數模轉換器件（DAC）中。

圖2 DRFM基本組成框圖

4 仿真結果與分析

為了測試基于DRFM卷積干擾技術生成方法的實際效果,建立實驗平臺模擬如圖3所示的應用場景。

圖3所示場景中,雷達模擬器接收回波信號和施放LFM信號,DRFM完成雷達信號的采集和卷積干擾處理并施放干擾,最終通過雷達模擬器來觀察實際的干擾效果。仿真雷達參數設置為脈寬為4μs,帶寬為50 MHz,載頻為250 MHz,重頻8 000 Hz。試驗模擬獲得4個假目標,即設計4個延時單元。采用信號源生成線性調頻信號,如圖4所示。

圖3 試驗平臺模擬的應用場景

圖4 線性調頻信號

在脈沖同步信號控制下,數字射頻存儲電路對線性調頻信號進行采集和存儲,然后在DRFM的FPGA內部進行卷積計算處理,卷積調制的干擾信號由DRFM板上的數模器件生成模擬信號。雷達模擬器采樣雷達回波和干擾信號,并對其進行脈壓處理。

利用Xilinx公司ISE中的ChipScope pro analyzer分析軟件觀察結果,脈壓前后的波形如圖5和圖6所示。

圖5 信號卷積延時4次的FPGA脈壓前結果

圖5和6中可以分析出脈沖卷積干擾產生的假目標信號會滯后于目標回波信號。如果需要在回波前產生假目標,可以依據線性調頻信號的頻移與時延的耦合關系,先將回波信號做移頻處理再與視頻信號做卷積。另外,假目標的個數受到線性調頻信號的時寬約束。

圖6 信號卷積延時4次FPGA脈壓后結果

5 結束語

卷積干擾是作為一種應答式干擾,彈載干擾設備在接收到雷達發射信號后就可以與某種視頻信號卷積完成干擾調制,無需測頻放大轉發后就可對線性調頻雷達實施有效的欺騙干擾。

數字射頻存儲技術正好具備高速采樣、數據暫存和模擬輸出的能力,滿足了卷積干擾的應用需求,是一種有效的技術實施載體。兩者的結合可以對線性調頻雷達實施有效的電子干擾。

[1] George W.Stimson（著）,吳漢平,等（譯）.機載雷達導論[M].北京：電子工業出版社,2005.

[2] 肖海泉,李敬輝,李仙茂,等.對線性調頻脈沖壓縮雷達的干擾研究與仿真分析[J].電子信息對抗技術,2008,23（6）：36-41.

[3] 趙國慶.雷達對抗原理[M].西安：西安電子科技大學出版社,2012.

[4] 保錚,刑孟道,王彤.雷達成像技術[M].北京：電子工業出版社,2005.

[5] 張煜,楊紹全.對線性調頻雷達的卷積干擾技術[J].電子與信息學報,2007,29（6）：1408-1411.

[6] 包飛.DRFM系統研究[D].南京：南京理工大學, 2006.

The Digital Radiofrequency Memory Implemention Method of Deception Convolution Jamming

LU Yan-hui1, YANG Xiao-fei, LIU Kai
（Shanghai Radio Equipment Research Institute,Shanghai 200090,China）

Combine linear frequency modulation pulse compressed radar features with digital radiofrequency memory（DRFM）technology's evolution,a convolution jamming technique based on DRFM was introduced.It was implemented in field program gate array device.How DRFM and convolution jamming work were described by theory in the paper. How to implement in FPGA was also referred.Lastly,a test-bed was made to verify the technique and test results were analyzed.

digital radiofrequency momory；convolution jamming；linear frequency；radar countermeasure

TN974

A

1671-0576（2014）02-0018-04

2012-09-11

盧巖輝（1977-）,男,高級工程師,碩士,主要從事雷達導引頭電子對抗與測試技術研究。