對直接序列擴頻信號接收技術的相關研究
2014-06-18 02:32:46張華杰
新媒體研究 2014年6期
張華杰
摘 要 不管是在民用通信還是軍事通信，直接序列擴頻的應用都非常廣泛。文章簡要介紹了直接序列擴頻技術的發展，其中著重介紹的數字直接序列擴頻接收技術是基于FPGA大規模可編程芯片的，并對該數字接收機模型進行了研究，最后給出了該數字接收機的實際測量數據。
關鍵詞 直接序列擴頻；FPGA；數字接收機；軟件無線電；抗干擾
中圖分類號：TN914.2 文獻標識碼：A 文章編號：1671-7597（2014）06-0190-01
不管在軍用還是民用通信領域中，擴展頻譜通信都得到了很廣泛的應用，其具有抗干擾、低截獲概率、抗多徑等很多優點。在現代通信技術不斷發展的今天，傳統的聲表面波器件基本不能滿足不同的信息傳輸需求，比如根據不同的通信環境，選擇不同的擴頻因子及信息傳輸速率。為滿足這一要求，對擴展頻譜通信系統的靈活性提出了較高的要求，不同的信息傳輸需要有靈活的硬件電路結構提供支持。在大規模的集成電路以及現場可編程器件的不斷發展的條件下，具有高靈活度的全數字化直接序列擴頻接收機才有可能實現。
以軟件無線電思想為基本思想，本文對全數字化的、能夠編程的直接序列擴頻接收機進行了介紹。給出了直接擴頻數字接收機的數學模型以及FPGA 實現并對其進行了實際測量，這也是本文的重點所在。
1 直接擴頻數字接收機數學模型
如圖1所示，其為數字化中頻直接序列擴頻接收機的結構模型。此結構圖模擬的是中頻信號，主要包含：首先，AD采樣；其次，轉變成數字信號送入FPGA內，且在FPGA內完成多種運算，其中包括正交數字下變頻、脈沖成形匹配濾波、數字低通濾波、快速PN碼匹配濾波、載波同步、PN碼同步、信號解調等。在接收端經正交下變頻之后，收到的復基帶信號可用公式（1）表示，如下：
（1）
其中各個符號的含義如下所示：
k：采樣時刻，即在哪一時刻進行的采樣；M：傳送符號的數量；dm：第m個信息符號；N：擴頻因子；c[n]：擴頻編碼；f：接收端與發送端的頻率差值；pt（k）：發送端的脈沖成形器；n（k）：白噪聲。
經脈沖成形以及PN 碼匹配濾波器后的輸出為：
（2）
各個符號的含義如下所示：
m：第m個信息；pr（k）：收端匹配濾波器；v（k）：匹配濾波后的復基帶信號；c[n-mN]：接收端的復共軛擴頻碼。
在接收端精確的完成了載波同步及PN 碼匹配的前提條件下，如果發送端采用的雕制方式為DBPSK調制，那么經過差分檢測后，則可以用公式（3）表示恢復出的原始信息：
圖1 直接序列擴頻接收機的結構
（3）
2 FPGA 實現及其實際測量數據
根據前面所介紹的數學模型及相關算法，我們實現了了一種能夠實現最佳通信效果的直接序列擴頻接收機，該接收機采用了大規模FPGA芯片，具有較高的靈活度，它可以依據無線信道的通信質量，實時的調整信息傳輸速率與擴頻因子，實現通信的最佳配置。
擴頻因子分別是1023、512與31時的相關峰測量值如圖2所示。由圖能夠得出，擴頻因子不同時，性能的差異較大。較低的擴頻因子，對應的相關峰幅值很低，性能較差，對應的數據傳輸率較高；較高的擴頻因子，對應的相關峰幅值較高，性能較好，幾乎不受噪聲的影響，對應的數據傳輸率比較低。
圖2 DSSS 數字接收機的實際測量數據
3 結論
本文首先簡要介紹了直接序列擴頻技術的發展，并對該數字接收機模型進行了深入研究，最后給出了該數字接收機的實際測量數據。不同通信環境下，文中所提到的數字化直接序列擴頻接收機可以實時的調整信息傳輸速率與擴頻因子，實現通信的最佳配置。
參考文獻
[1]Luca Fanucci，et al.VLSI Implementation of a CDMA Blind Adaptive Interference -Mitigating Detector[J].IEEE JSAC，2001，19（2）：179-190.
[2]Y Suzuki， et al.DS -CDMA Rake Receiver with Time window Control Loop（TWCL） in Multipath Fading Enviroment[J].IEEE trans.On Vehicular Technology，2000，49（1）：167-172 .
[3]J G Proakis，et al.Digital Communication[M].北京：電子工業出版社，1999：333-360.
[4]M K Simon，et al.Spread Spectrum Communication Handbook[M].北京：人民郵電出版社，2002：903-956.endprint
摘 要 不管是在民用通信還是軍事通信，直接序列擴頻的應用都非常廣泛。文章簡要介紹了直接序列擴頻技術的發展，其中著重介紹的數字直接序列擴頻接收技術是基于FPGA大規模可編程芯片的，并對該數字接收機模型進行了研究，最后給出了該數字接收機的實際測量數據。
關鍵詞 直接序列擴頻；FPGA；數字接收機；軟件無線電；抗干擾
中圖分類號：TN914.2 文獻標識碼：A 文章編號：1671-7597（2014）06-0190-01
不管在軍用還是民用通信領域中，擴展頻譜通信都得到了很廣泛的應用，其具有抗干擾、低截獲概率、抗多徑等很多優點。在現代通信技術不斷發展的今天，傳統的聲表面波器件基本不能滿足不同的信息傳輸需求，比如根據不同的通信環境，選擇不同的擴頻因子及信息傳輸速率。為滿足這一要求，對擴展頻譜通信系統的靈活性提出了較高的要求，不同的信息傳輸需要有靈活的硬件電路結構提供支持。在大規模的集成電路以及現場可編程器件的不斷發展的條件下，具有高靈活度的全數字化直接序列擴頻接收機才有可能實現。
以軟件無線電思想為基本思想，本文對全數字化的、能夠編程的直接序列擴頻接收機進行了介紹。給出了直接擴頻數字接收機的數學模型以及FPGA 實現并對其進行了實際測量，這也是本文的重點所在。
1 直接擴頻數字接收機數學模型
如圖1所示，其為數字化中頻直接序列擴頻接收機的結構模型。此結構圖模擬的是中頻信號，主要包含：首先，AD采樣；其次，轉變成數字信號送入FPGA內，且在FPGA內完成多種運算，其中包括正交數字下變頻、脈沖成形匹配濾波、數字低通濾波、快速PN碼匹配濾波、載波同步、PN碼同步、信號解調等。在接收端經正交下變頻之后，收到的復基帶信號可用公式（1）表示，如下：
（1）
其中各個符號的含義如下所示：
k：采樣時刻，即在哪一時刻進行的采樣；M：傳送符號的數量；dm：第m個信息符號；N：擴頻因子；c[n]：擴頻編碼；f：接收端與發送端的頻率差值；pt（k）：發送端的脈沖成形器；n（k）：白噪聲。
經脈沖成形以及PN 碼匹配濾波器后的輸出為：
（2）
各個符號的含義如下所示：
m：第m個信息；pr（k）：收端匹配濾波器；v（k）：匹配濾波后的復基帶信號；c[n-mN]：接收端的復共軛擴頻碼。
在接收端精確的完成了載波同步及PN 碼匹配的前提條件下，如果發送端采用的雕制方式為DBPSK調制，那么經過差分檢測后，則可以用公式（3）表示恢復出的原始信息：
圖1 直接序列擴頻接收機的結構
（3）
2 FPGA 實現及其實際測量數據
根據前面所介紹的數學模型及相關算法，我們實現了了一種能夠實現最佳通信效果的直接序列擴頻接收機，該接收機采用了大規模FPGA芯片，具有較高的靈活度，它可以依據無線信道的通信質量，實時的調整信息傳輸速率與擴頻因子，實現通信的最佳配置。
擴頻因子分別是1023、512與31時的相關峰測量值如圖2所示。由圖能夠得出，擴頻因子不同時，性能的差異較大。較低的擴頻因子，對應的相關峰幅值很低，性能較差，對應的數據傳輸率較高；較高的擴頻因子，對應的相關峰幅值較高，性能較好，幾乎不受噪聲的影響，對應的數據傳輸率比較低。
圖2 DSSS 數字接收機的實際測量數據
3 結論
本文首先簡要介紹了直接序列擴頻技術的發展，并對該數字接收機模型進行了深入研究，最后給出了該數字接收機的實際測量數據。不同通信環境下，文中所提到的數字化直接序列擴頻接收機可以實時的調整信息傳輸速率與擴頻因子，實現通信的最佳配置。
參考文獻
[1]Luca Fanucci，et al.VLSI Implementation of a CDMA Blind Adaptive Interference -Mitigating Detector[J].IEEE JSAC，2001，19（2）：179-190.
[2]Y Suzuki， et al.DS -CDMA Rake Receiver with Time window Control Loop（TWCL） in Multipath Fading Enviroment[J].IEEE trans.On Vehicular Technology，2000，49（1）：167-172 .
[3]J G Proakis，et al.Digital Communication[M].北京：電子工業出版社，1999：333-360.
[4]M K Simon，et al.Spread Spectrum Communication Handbook[M].北京：人民郵電出版社，2002：903-956.endprint
摘 要 不管是在民用通信還是軍事通信，直接序列擴頻的應用都非常廣泛。文章簡要介紹了直接序列擴頻技術的發展，其中著重介紹的數字直接序列擴頻接收技術是基于FPGA大規模可編程芯片的，并對該數字接收機模型進行了研究，最后給出了該數字接收機的實際測量數據。
關鍵詞 直接序列擴頻；FPGA；數字接收機；軟件無線電；抗干擾
中圖分類號：TN914.2 文獻標識碼：A 文章編號：1671-7597（2014）06-0190-01
不管在軍用還是民用通信領域中，擴展頻譜通信都得到了很廣泛的應用，其具有抗干擾、低截獲概率、抗多徑等很多優點。在現代通信技術不斷發展的今天，傳統的聲表面波器件基本不能滿足不同的信息傳輸需求，比如根據不同的通信環境，選擇不同的擴頻因子及信息傳輸速率。為滿足這一要求，對擴展頻譜通信系統的靈活性提出了較高的要求，不同的信息傳輸需要有靈活的硬件電路結構提供支持。在大規模的集成電路以及現場可編程器件的不斷發展的條件下，具有高靈活度的全數字化直接序列擴頻接收機才有可能實現。
以軟件無線電思想為基本思想，本文對全數字化的、能夠編程的直接序列擴頻接收機進行了介紹。給出了直接擴頻數字接收機的數學模型以及FPGA 實現并對其進行了實際測量，這也是本文的重點所在。
1 直接擴頻數字接收機數學模型
如圖1所示，其為數字化中頻直接序列擴頻接收機的結構模型。此結構圖模擬的是中頻信號，主要包含：首先，AD采樣；其次，轉變成數字信號送入FPGA內，且在FPGA內完成多種運算，其中包括正交數字下變頻、脈沖成形匹配濾波、數字低通濾波、快速PN碼匹配濾波、載波同步、PN碼同步、信號解調等。在接收端經正交下變頻之后，收到的復基帶信號可用公式（1）表示，如下：
（1）
其中各個符號的含義如下所示：
k：采樣時刻，即在哪一時刻進行的采樣；M：傳送符號的數量；dm：第m個信息符號；N：擴頻因子；c[n]：擴頻編碼；f：接收端與發送端的頻率差值；pt（k）：發送端的脈沖成形器；n（k）：白噪聲。
經脈沖成形以及PN 碼匹配濾波器后的輸出為：
（2）
各個符號的含義如下所示：
m：第m個信息；pr（k）：收端匹配濾波器；v（k）：匹配濾波后的復基帶信號；c[n-mN]：接收端的復共軛擴頻碼。
在接收端精確的完成了載波同步及PN 碼匹配的前提條件下，如果發送端采用的雕制方式為DBPSK調制，那么經過差分檢測后，則可以用公式（3）表示恢復出的原始信息：
圖1 直接序列擴頻接收機的結構
（3）
2 FPGA 實現及其實際測量數據
根據前面所介紹的數學模型及相關算法，我們實現了了一種能夠實現最佳通信效果的直接序列擴頻接收機，該接收機采用了大規模FPGA芯片，具有較高的靈活度，它可以依據無線信道的通信質量，實時的調整信息傳輸速率與擴頻因子，實現通信的最佳配置。
擴頻因子分別是1023、512與31時的相關峰測量值如圖2所示。由圖能夠得出，擴頻因子不同時，性能的差異較大。較低的擴頻因子，對應的相關峰幅值很低，性能較差，對應的數據傳輸率較高；較高的擴頻因子，對應的相關峰幅值較高，性能較好，幾乎不受噪聲的影響，對應的數據傳輸率比較低。
圖2 DSSS 數字接收機的實際測量數據
3 結論
本文首先簡要介紹了直接序列擴頻技術的發展，并對該數字接收機模型進行了深入研究，最后給出了該數字接收機的實際測量數據。不同通信環境下，文中所提到的數字化直接序列擴頻接收機可以實時的調整信息傳輸速率與擴頻因子，實現通信的最佳配置。
參考文獻
[1]Luca Fanucci，et al.VLSI Implementation of a CDMA Blind Adaptive Interference -Mitigating Detector[J].IEEE JSAC，2001，19（2）：179-190.
[2]Y Suzuki， et al.DS -CDMA Rake Receiver with Time window Control Loop（TWCL） in Multipath Fading Enviroment[J].IEEE trans.On Vehicular Technology，2000，49（1）：167-172 .
[3]J G Proakis，et al.Digital Communication[M].北京：電子工業出版社，1999：333-360.
[4]M K Simon，et al.Spread Spectrum Communication Handbook[M].北京：人民郵電出版社，2002：903-956.endprint
