空間交會(huì)對(duì)接多體制接收機(jī)設(shè)計(jì)與實(shí)現(xiàn)

程慶林，洪 亮，吳毅杰，石云墀

（上海航天電子技術(shù)研究所，上海201109）

空間交會(huì)對(duì)接多體制接收機(jī)設(shè)計(jì)與實(shí)現(xiàn)

程慶林，洪 亮，吳毅杰，石云墀

（上海航天電子技術(shù)研究所，上海201109）

空間交會(huì)對(duì)接時(shí)，空空通信系統(tǒng)需在兩個(gè)航天器之間建立雙向通信鏈路，完成兩者間的信息交換。在載人航天交會(huì)對(duì)接任務(wù)中，空空通信系統(tǒng)擔(dān)負(fù)交會(huì)對(duì)接段以及撤離段航天器間的雙向鏈路數(shù)據(jù)傳輸任務(wù)。針對(duì)不同的任務(wù)模式、分析不同信號(hào)的解調(diào)模型和算法特點(diǎn)，基于軟件無(wú)線(xiàn)電技術(shù)確定本系統(tǒng)的全數(shù)字化解調(diào)算法和硬件平臺(tái)設(shè)計(jì)方案，實(shí)現(xiàn)過(guò)程運(yùn)用復(fù)用／優(yōu)化設(shè)計(jì)思路，節(jié)省了邏輯資源、降低了算法復(fù)雜度。對(duì)關(guān)鍵指標(biāo)的測(cè)試表明，該設(shè)計(jì)可滿(mǎn)足空空通信系統(tǒng)的指標(biāo)需求。

多體制；數(shù)字接收機(jī)；空空通信系統(tǒng)；交會(huì)對(duì)接

1 引言

航天器空間交會(huì)對(duì)接是空間交會(huì)與空間對(duì)接的總稱(chēng)，是兩個(gè)航天器之間的在軌運(yùn)動(dòng)行為。通常稱(chēng)在軌運(yùn)行的航天器為目標(biāo)航天器，與目標(biāo)航天器進(jìn)行交會(huì)對(duì)接的航天器為追蹤航天器。空空通信設(shè)備在執(zhí)行任務(wù)A時(shí)，追蹤航天器與目標(biāo)航天器之間雙向數(shù)據(jù)傳輸速率較低，采用DS?DB?PSK（Direct Sequence Spread Spectrum?Differential Encode Binary Phase?Shift Keying）直接序列擴(kuò)頻方式進(jìn)行通信；空空通信設(shè)備任務(wù)模式為任務(wù)B時(shí)，追蹤航天器與目標(biāo)航天器之間雙向數(shù)據(jù)傳輸速率較高，追蹤航天器與目標(biāo)航天器之間空空通信采用非擴(kuò)頻的差分二相相移鍵控（Differentially Encoded Binary Phase?Shift Keying，DBPSK）和差分正交相移鍵控（Differentially Encoded Quadra?ture Phase?Shift Keying，DQPSK）進(jìn)行通信。本文從硬件平臺(tái)通用化、軟件功能模塊化的角度出發(fā)，在基于“FPGA（Field Programmable Gate Array）、ADC（Analog Digital Converter）”架構(gòu)的硬件平臺(tái)上設(shè)計(jì)并實(shí)現(xiàn)了一種具有三種解調(diào)模式的數(shù)字接收機(jī)。在繼承二期空空通信接口和通信指標(biāo)的基礎(chǔ)上擴(kuò)展了接收機(jī)的DQPSK解調(diào)功能，提高了應(yīng)用廣度和可靠性。

2 需求分析

2.1 工作模式需求

1）在執(zhí)行任務(wù)A時(shí)，數(shù)據(jù)通信鏈路繼承二期空空通信的通信模式。整個(gè)過(guò)程中空空通信鏈路數(shù)據(jù)率較低，綜合考慮發(fā)射功率和捕獲跟蹤作用距離，應(yīng)采用擴(kuò)頻方式進(jìn)行通信。

擴(kuò)頻模式下，直接序列擴(kuò)頻體制將原始數(shù)據(jù)與遠(yuǎn)高于其碼速率的偽噪聲序列模二加后生成新序列，可明顯擴(kuò)展信號(hào)頻譜。接收時(shí)，利用偽噪聲序列的自相關(guān)特性能將信號(hào)能量集中在窄帶范圍內(nèi)，提高接收信號(hào)的信噪比，獲得較高的處理增益［1］。

2）在執(zhí)行任務(wù)B時(shí)，數(shù)據(jù)通信鏈路需要在任務(wù)A的基礎(chǔ)上增加大量的數(shù)據(jù)，雙向通道數(shù)據(jù)量較大，應(yīng)采用非擴(kuò)頻的模式進(jìn)行通信。

非擴(kuò)頻模式下，相移鍵控（Phase?Shift Keying，PSK）調(diào)制方式具有恒定的包絡(luò)、在給定信號(hào)電平中有最低誤碼率、高效率等特點(diǎn)而被廣泛應(yīng)用在軍事和商業(yè)通信系統(tǒng)中［2］。QPSK調(diào)制體制在相同符號(hào)速率情況下碼速率是BPSK調(diào)制的2倍，擁有更高的頻帶利用率［3］。針對(duì)雙向通信鏈路需求同時(shí)繼承二期的通信需求保留非擴(kuò)頻DBPSK調(diào)制體制，新增DQPSK調(diào)制體制。

表1給出了空空通信設(shè)備在不同任務(wù)模式下的數(shù)據(jù)率和工作模式。

表1 不同任務(wù)模式下工作模式和數(shù)據(jù)率需求Table 1 The modulation mode and bit rate requirementat different stages

2.2 調(diào)制模式和碼速率

空空通信設(shè)備具有擴(kuò)頻與非擴(kuò)頻兩種通信模式，表2給出了兩種通信體制下空空通信機(jī)中的傳輸速率及調(diào)制方式。

表2 空空通信機(jī)碼速率及調(diào)制方式Table 2 The bit rate and modulation mode of space to space communicator

3 多體制接收機(jī)的設(shè)計(jì)

空空通信機(jī)是空間交會(huì)對(duì)接任務(wù)中的核心設(shè)備，它的內(nèi)部結(jié)構(gòu)如圖1所示。多體制中頻接收機(jī)作為空空通信機(jī)中的關(guān)鍵部件，需要把天線(xiàn)接收到的信號(hào)放大、數(shù)字下變頻、解擴(kuò)、解調(diào)、RS解碼后送給空空接口［1］。

圖1 空空通信機(jī)內(nèi)部組成Fig.1 The structure of space to space communicator

多體制接收機(jī)中的關(guān)鍵技術(shù)是中頻信號(hào)的解擴(kuò)、解調(diào)，該功能由中頻解擴(kuò)／解調(diào)模塊實(shí)現(xiàn)［1］。考慮到追蹤航天器和目標(biāo)航天器的通信鏈路中的碼速率、擴(kuò)頻比不同，若要采用軟件無(wú)線(xiàn)電技術(shù)實(shí)現(xiàn)三種不同的調(diào)制體制的中頻信號(hào)的解擴(kuò)／解調(diào)功能，從平臺(tái)通用化的角度出發(fā)可基于相同的硬件平臺(tái)加載不同的軟件來(lái)實(shí)現(xiàn)；從軟件功能模塊化的角度出發(fā)可對(duì)功能相同的模塊進(jìn)行復(fù)用設(shè)計(jì)，減少邏輯器件的資源損耗；從工程繼承性角度出發(fā)可涵蓋之前的空空通信指標(biāo)和接口，增強(qiáng)可靠性。

多體制中頻解擴(kuò)／解調(diào)模塊的主要技術(shù)指標(biāo)：中頻7X MHz；采樣率DS＿DBPSK：45.X MHz／56. X MHz，DQPSK：45.X MHz，DBPSK：56.X MHz；載波最大多普勒頻偏15 kHz。

4 多體制接收機(jī)的實(shí)現(xiàn)

4.1 硬件設(shè)計(jì)

系統(tǒng)的應(yīng)用目標(biāo)包含航天產(chǎn)品，對(duì)可靠性的要求非常嚴(yán)格。減少系統(tǒng)使用的器件種類(lèi)、降低系統(tǒng)的復(fù)雜程度，能夠有效的提高系統(tǒng)的可靠性。綜合以上因素，選擇使用“ADC+FPGA”的方案進(jìn)行設(shè)計(jì)，系統(tǒng)的硬件框圖如圖2所示。

圖2 系統(tǒng)硬件框圖Fig.2 Block diagram of the system hardware

下面對(duì)硬件平臺(tái)主要構(gòu)成進(jìn)行說(shuō)明。

4.1.1 模／數(shù)轉(zhuǎn)換器

模／數(shù)轉(zhuǎn)換器（ADC）使用的是ADI公司生產(chǎn)的AD6645，該芯片采用單電源（+3.3 V）供電，內(nèi)置基準(zhǔn)和采樣保持電路，轉(zhuǎn)換位數(shù)14 bit，最高工作頻率可達(dá)200 MHz，最大轉(zhuǎn)換速率105 MHz，輸入的信號(hào)帶寬最大可達(dá)3 GHz，輸出的數(shù)據(jù)格式可以設(shè)置為二進(jìn)制補(bǔ)碼或偏移二進(jìn)制格式。接口形式簡(jiǎn)單，只需提供一個(gè)采樣時(shí)鐘，14位的并行數(shù)據(jù)即可按時(shí)間順序依次輸出［4］。ADC的輸入采用差分低壓正發(fā)射極耦合邏輯（Low Voltage Positive Emitter?Couple Logic，LVPECL）電平，AD轉(zhuǎn)換數(shù)據(jù)可以截取N bit（N≤14）或者全部選用14 bit作為有效數(shù)據(jù)，編碼形式為二進(jìn)制補(bǔ)碼。

4.1.2 FPGA

FPGA使用的是Xilinx公司的300萬(wàn)門(mén)FP?GA?XC2V3000，內(nèi)含14436個(gè)Slice、1728 Kbit的RAM和96個(gè)18 bit×18 bit的乘法器［5］，完全能夠滿(mǎn)足應(yīng)用的需求。解擴(kuò)／解調(diào)過(guò)程中的偽碼捕獲、偽碼跟蹤、載波捕獲、載波跟蹤、數(shù)字變頻、數(shù)字濾波、數(shù)字基帶處理以及后續(xù)的RS解碼等功能均由其實(shí)現(xiàn)。

4.1.3 時(shí)鐘源

由于解擴(kuò)／解調(diào)系統(tǒng)的工作時(shí)鐘需要根據(jù)不同的解調(diào)模式發(fā)生改變。為了提高系硬件平臺(tái)的靈活性和通用化程度，配置兩片頻率分別為45.X MHz和56.X MHz晶振，必要時(shí)可配合DCM得到不同的時(shí)鐘資源以滿(mǎn)足系統(tǒng)需求。

4.2 軟件設(shè)計(jì)

FPGA軟件是接收機(jī)的核心，由并行相關(guān)器、偽碼發(fā)生器、下變頻器、鑒相器、環(huán)路濾波器、RS解碼解幀等模塊組成。每個(gè)功能模塊在數(shù)字域都有其相對(duì)應(yīng)的模型，因此所有的功能部件都工作在數(shù)字域，采用Verilog HDL語(yǔ)言編寫(xiě)。

4.2.1 擴(kuò)頻模式

擴(kuò)頻模式下多體制接收機(jī)需要對(duì)發(fā)送來(lái)的數(shù)據(jù)進(jìn)行解擴(kuò)、BPSK解調(diào)、RS解碼、解幀后輸出原始信息給空空接口［1］。根據(jù)以上要求，擴(kuò)頻模式軟件設(shè)計(jì)框圖如圖3所示。

1）偽碼的捕獲和跟蹤

直接擴(kuò)頻信號(hào)解擴(kuò)的關(guān)鍵是保證本地PN序列和與接收信號(hào)同步。通過(guò)與本地PN序列進(jìn)行相關(guān)運(yùn)算恢復(fù)出原始數(shù)據(jù)。偽碼的同步分捕獲和跟蹤兩個(gè)階段：通過(guò)擴(kuò)頻碼的捕獲可使本地偽碼與接收到的碼元基本保持同步，獲得一定的同步精度（如1／2碼元寬）。由于發(fā)射機(jī)和接收機(jī)的相對(duì)運(yùn)動(dòng)及時(shí)鐘的不穩(wěn)定，特別是在擴(kuò)頻模式下，須進(jìn)一步跟蹤接收信號(hào)，使本地偽碼盡可能跟隨接收信號(hào)的變化，將同步精度控制在更小碼元周期范圍內(nèi)，進(jìn)一步降低數(shù)據(jù)誤碼率。綜合考慮算法復(fù)雜度和邏輯資源偽碼捕獲所采用的多通道相關(guān)捕獲法，偽碼跟蹤階段采用延遲鎖定環(huán)，門(mén)限判決階段采用基于瞬時(shí)標(biāo)定功率的自適應(yīng)算法［1］。

2）載波的捕獲和跟蹤

在進(jìn)行載波捕獲時(shí)，為了能夠達(dá)到最小的捕獲時(shí)間，應(yīng)該先搜索最大可能性的頻率點(diǎn)，然后再搜索次可能性的頻率點(diǎn)。在不考慮多普勒漂移的情況下，中頻輸入信號(hào)的頻率點(diǎn)為18.X MHz，所以這就是可能性最大的頻率點(diǎn)，搜索應(yīng)該圍繞這個(gè)頻率點(diǎn)展開(kāi)。搜索策略如圖4所示。

假設(shè)頻率搜索帶寬為f，頻率搜索步進(jìn)為Δf，那么需要在f／Δf個(gè)頻率點(diǎn)上進(jìn)行搜索。由于采用并行相關(guān)，因而調(diào)整1次碼相位可以完成多個(gè)碼相位位置的相關(guān)計(jì)算。設(shè)在一個(gè)頻率點(diǎn)上需要調(diào)整m次碼相位，即m次碼相位調(diào)整可以完成一個(gè)完整PN序列所有碼相位的遍歷；并且設(shè)一次碼相位調(diào)整需要相位計(jì)算時(shí)間T才能完成計(jì)算，則捕獲時(shí)間為mTf／Δf。

載波跟蹤階段采用經(jīng)典的Costas環(huán)，包括下變頻，低通濾波，鑒相器，環(huán)路濾波和壓控振蕩器［6］。由于這一部分與非擴(kuò)模式下DBPSK解調(diào)的功能相似，考慮對(duì)該部分模塊功能進(jìn)行復(fù)用。

4.2.2 非擴(kuò)頻模式

BPSK信號(hào)與QPSK信號(hào)解調(diào)的主要區(qū)別：

在載波同步上，兩者的鑒相算法完全不同；在基帶處理上，兩者的編碼特點(diǎn)不同，使得各自的差分解碼在實(shí)現(xiàn)時(shí)也不同。其次，因?yàn)锽PSK信號(hào)攜帶信息的只有I路，不需要并串轉(zhuǎn)換模塊，而QPSK信號(hào)I、Q兩路都攜帶相應(yīng)的碼元信息，需要對(duì)I、Q路數(shù)據(jù)信息進(jìn)行串行組合。

1）鑒相算法

經(jīng)典的Costas環(huán)的中的鑒相器是一個(gè)簡(jiǎn)單的乘法器，該環(huán)路被廣泛應(yīng)用在各種數(shù)字通信解調(diào)接收系統(tǒng)中。但是經(jīng)典Costas環(huán)只能解調(diào)BPSK信號(hào)和UQPSK信號(hào)，要實(shí)現(xiàn)QPSK解調(diào)必須考慮使用其他的環(huán)路。將經(jīng)典的Costas環(huán)進(jìn)行推廣得到可以用于QPSK載波恢復(fù)的改進(jìn)型硬判決Costas環(huán)［2］，其中的鑒相部分就是硬判決鑒相器，其鑒相算法實(shí)現(xiàn)框圖如圖5所示。

圖3 擴(kuò)頻模式軟件設(shè)計(jì)框圖Fig.3 The FPGA structure of DSSS demodulation

圖4 擴(kuò)頻模式下載波搜索策略Fig.4 The carrier searching strategy of DSSS demodulation

圖5 硬判決鑒相器算法實(shí)現(xiàn)Fig.5 The implementation of hard－decision phase detecting algorithm

其中sgn（）表示符號(hào)函數(shù)，表3給出了兩種鎖相環(huán)路中鑒相器的鑒相算法。

表中：Ud表示鑒相誤差，I、Q表示經(jīng)低通濾波后的同相、正交信號(hào)。Δω、Δφ分別表示輸入輸出信號(hào)的頻差和相差。當(dāng)環(huán)路鎖定時(shí)Δω＝0，I（k）2＝1、Q（k）2＝1，Δφ很小。

表3 兩種鑒相器的鑒相算法Table 3 The phase detection algorithm of two phase detectors

2）數(shù)字下變頻器

下變頻器主要由三個(gè)部分組成：本地振蕩器，數(shù)字混頻器，低通濾波器。

數(shù)控振蕩器（Numerically Controlled Oscillator，NCO）的原理與直接數(shù)字頻率合成的原理相同，也是從相位概念出發(fā)直接合成所需的正／余弦波形［2］。將采樣頻率fclk均分為2N份，輸出頻率是頻率分辨率的s倍，s是頻率控制字（Frequency Control Word，F(xiàn)CW），則有式（1）：

數(shù)字混頻器完成采樣的信號(hào)與NCO產(chǎn)生的正／余弦信號(hào)相乘；低通濾波器濾除其中的二次倍頻分量。

環(huán)路濾波器有很多類(lèi)型，常見(jiàn)的主要包括RC濾波器、無(wú)源比例積分濾波器和有源比例積分濾波器［7］，這里選用有源比例積分濾波器。典型的一階模擬環(huán)路濾波器的傳遞函數(shù)如式（2）、（3）所示：

圖6 環(huán)路濾波器基本結(jié)構(gòu)Fig.6 The basic structure of loop filter

利用雙線(xiàn)性變換，得到環(huán)路濾波器的最終計(jì)算公式如式（4）與（5）。

從式（4）和式（5）可以看出，在一個(gè)采樣時(shí)間間隔后，可以由給定的環(huán)路自然角頻率ωn和環(huán)路阻尼因子ξ來(lái)共同確定環(huán)路濾波器的系數(shù)。

4.2.3 復(fù)用／優(yōu)化設(shè)計(jì)思想

非擴(kuò)頻模式下，考慮到BPSK信號(hào)與QPSK信號(hào)解調(diào)模型中很多的功能模塊的結(jié)構(gòu)相同，在軟件設(shè)計(jì)上考慮復(fù)用設(shè)計(jì)。

1）低通濾波器

要實(shí)現(xiàn)多模數(shù)字解調(diào)功能，最直接的思路是設(shè)計(jì)多個(gè)低通濾波器。通過(guò)后續(xù)的工程實(shí)踐發(fā)現(xiàn)：在所有功能模塊的設(shè)計(jì)中，濾波器耗費(fèi)邏輯資源最多。本文采用的方案是結(jié)合Matlab FDATool和FIR濾波器IP core對(duì)低通濾波器進(jìn)行復(fù)用設(shè)計(jì)或者融合設(shè)計(jì)。當(dāng)兩種解調(diào)模式中的時(shí)鐘和采樣率都是碼速率的某一整數(shù)倍時(shí)，兩種調(diào)制模式可以考慮完全復(fù)用；當(dāng)采樣率不是碼速率的同一整數(shù)倍時(shí)，在設(shè)計(jì)低通濾波器時(shí)可以考慮融合設(shè)計(jì)。僅設(shè)計(jì)一個(gè)低通濾波器時(shí)，先利用Matlab FDATool設(shè)計(jì)階數(shù)相同的濾波器系數(shù)，再通過(guò)模式選擇相應(yīng)的系數(shù)組來(lái)實(shí)現(xiàn)預(yù)期的濾波功能；ISE中提供的用來(lái)實(shí)現(xiàn)FIR濾波器的IP core（fir＿compiler V3.2）最高的采樣時(shí)鐘可達(dá)250 MHz；如此設(shè)計(jì)的濾波器還可同時(shí)完成整數(shù)倍插值和抽取，內(nèi)部可實(shí)現(xiàn)多通道配置，完全能滿(mǎn)足設(shè)計(jì)需要。

2）壓控振蕩器

設(shè)計(jì)一個(gè)壓控振蕩器，通過(guò)模式選擇信號(hào)對(duì)NCO的三種模式下的頻率控制字做選擇，而非單獨(dú)設(shè)計(jì)。ISE中提供的用來(lái)實(shí)現(xiàn)DDS的IP core（dds＿compiler v2.1）最高工作時(shí)鐘可達(dá)550 M；輸出的正／余弦信號(hào)動(dòng)態(tài)范圍為：18～120 dB，對(duì)應(yīng)的有效位數(shù)為3～21 bit；頻率分辨率范圍為：0.0233 Hz～10 kHz；兩者都能在其范圍內(nèi)實(shí)現(xiàn)自主配置以適應(yīng)不同的需求；內(nèi)部提供頻率偏移和相位偏移的可編程設(shè)計(jì)，具有較高的通用性。

（3）環(huán)路濾波器

將環(huán)路濾波器中的兩個(gè)系數(shù)的乘法運(yùn)算優(yōu)化為數(shù)據(jù)移位運(yùn)算。圖7說(shuō)明了環(huán)路濾波器在軟件中的實(shí)現(xiàn)過(guò)程。在復(fù)用過(guò)程中，將LF的輸入信號(hào)通過(guò)上位機(jī)選擇不同的移位位數(shù)代替各自的相乘功能，累加器可以通過(guò)一個(gè)加法器和一個(gè)D觸發(fā)器來(lái)實(shí)現(xiàn)。

圖7 環(huán)路濾波器的優(yōu)化設(shè)計(jì)Fig.7 The optimization of loop filter

其中K1≈log2C1、K2≈log2C2

圖8表示的是非擴(kuò)頻模式下兩種PSK信號(hào)的解調(diào)軟件的實(shí)現(xiàn)過(guò)程，其中的相關(guān)部件考慮復(fù)用或者優(yōu)化處理。

虛線(xiàn)框內(nèi)的部分表示的數(shù)字下變頻部分，三種模式下該部分功能完全復(fù)用。上位機(jī)軟件通過(guò)模式選擇信號(hào)通知NCO、低通濾波器、鑒相器、環(huán)路濾波器等部件選擇對(duì)應(yīng)的參數(shù)組或相對(duì)應(yīng)的功能模式完成非擴(kuò)模式下的兩種PSK信號(hào)解調(diào)。

4.2.4 設(shè)計(jì)思路對(duì)比

如果采用傳統(tǒng)的設(shè)計(jì)思路，即低通濾波器、壓控振蕩器、環(huán)路濾波器等都采用采用獨(dú)立設(shè)計(jì)，并且在算法上不做任何優(yōu)化設(shè)計(jì)，純?cè)创a實(shí)現(xiàn)占據(jù)300萬(wàn)門(mén)FPGA邏輯資源的71%；而采用模塊復(fù)用+優(yōu)化設(shè)計(jì)思路，純?cè)创a實(shí)現(xiàn)只占FPGA的46%。

4.2.5 在線(xiàn)測(cè)試與分析

主要就以下三個(gè)指標(biāo)對(duì)多體制中頻接收機(jī)進(jìn)行整機(jī)測(cè)試：

圖8 非擴(kuò)頻模式軟件設(shè)計(jì)框圖Fig.8 The FPGA structure of DBPSK／DQPSK demodulation

1）可捕獲跟蹤的中頻信號(hào)頻率范圍測(cè)試；

2）解調(diào)系統(tǒng)的抗干擾能力測(cè)試：在中頻信號(hào)中混入不同信噪比的加性白噪聲，在保證一定誤碼率水平的情況下確定解調(diào)系統(tǒng)所能夠承受的信噪比下限；

3）接收的中頻動(dòng)態(tài)范圍即無(wú)噪聲中頻信號(hào)的功率范圍測(cè)試。

表4、5、6分別給出了三種性能的測(cè)試結(jié)果。

表4 不同模式／參數(shù)下的中頻頻率捕獲跟蹤范圍Table 4 The IF frequency capture＆trace range under different modes／parameters

表5 不同模式／參數(shù)下的解調(diào)損耗Table 5 The demodulation loss under differentmode／parameter

表6 不同模式／參數(shù)下的中頻接收動(dòng)態(tài)范圍Table 6 The IF receiving dynamic range under different modes／parameters

分析三表測(cè)試結(jié)果，可以發(fā)現(xiàn)在擴(kuò)頻模式下，中頻頻率捕獲跟蹤范圍大于13 kHz，非擴(kuò)頻模式下，中頻頻率捕獲跟蹤范圍都維持在符號(hào)速率的±3%以上。對(duì)于空間通信來(lái)說(shuō)，在同時(shí)考慮到多普勒頻移和發(fā)射機(jī)發(fā)射頻率精度的情況下，該測(cè)試結(jié)果有足夠大的裕量；抗干擾的測(cè)試結(jié)果中，沒(méi)有引入RS解碼時(shí)，解調(diào)損耗都在3.5 dB以下，擴(kuò)頻模式由于解擴(kuò)帶來(lái)了一定的損耗；如果引入RS解碼模塊，解調(diào)損耗將進(jìn)一步減小1.5～2 dB。對(duì)于中頻接收動(dòng)態(tài)范圍測(cè)試，接收信號(hào)功率過(guò)大，會(huì)引起AD過(guò)幅，導(dǎo)致其有效位數(shù)降低；信號(hào)功率過(guò)小，信號(hào)無(wú)法被檢測(cè)到，動(dòng)態(tài)范圍就是指這個(gè)最大最小的范圍。影響中頻接收動(dòng)態(tài)范圍的主要有：ADC的量化精度、各功能模塊增益分配等。如果接收機(jī)前端引入自動(dòng)增益控制模塊，動(dòng)態(tài)范圍能得到進(jìn)一步的擴(kuò)展。

5 結(jié)論

多體制接收機(jī)作為空空通信子系統(tǒng)中的核心部件，將在載人航天新一期的交會(huì)對(duì)接任務(wù)中扮演關(guān)鍵角色。文章基于軟件無(wú)線(xiàn)電技術(shù)結(jié)合型號(hào)的現(xiàn)實(shí)需求，研究并實(shí)現(xiàn)了一種模式可切換的全數(shù)字化多體制中頻接收機(jī)。從功能模塊化、平臺(tái)通用化和具有繼承性的角度出發(fā)，在常規(guī)設(shè)計(jì)方法的基礎(chǔ)上提出了復(fù)用／優(yōu)化設(shè)計(jì)方法，減少了FPGA邏輯資源的使用，提高了算法的可移植性，豐富了接收機(jī)的解調(diào)功能。還重點(diǎn)對(duì)接收機(jī)的中頻頻率跟蹤性能、抗噪聲性能和中頻接收動(dòng)態(tài)范圍等表征接收機(jī)重要性能的指標(biāo)進(jìn)行了定量評(píng)估和分析，驗(yàn)證了該全數(shù)字多體制中頻接收機(jī)的功能與指標(biāo)，測(cè)試結(jié)果表明該多體制接收機(jī)能夠滿(mǎn)足型號(hào)任務(wù)需求。

［1］ 石云墀.載人航天空空子系統(tǒng)及其關(guān)鍵技術(shù)［J］.上海航天，2011，38（6）：38?42.

［2］ 洪振宏.高碼速率QPSK解調(diào)器載波恢復(fù)環(huán)的算法與實(shí)現(xiàn)［D］.北京：中國(guó)科學(xué)院空間科學(xué)與應(yīng)用研究中心，2007.

［3］ 樊昌信，曹麗娜.通信原理［M］.第6版.北京：國(guó)防工業(yè)出版社，2006.

［4］ Analog Device.AD6645 data sheet［EB／OL］.2008.ht?tp：／／www.analog.com／en／analog?to?digital?converters／ad?converter／ad6645／products／product.html.

［5］ Xilinx Inc.Virtex?ii XC2V3000 data sheet［EB／OL］.2001. http：／／www.xilinx.com／support／index.html／cont ent／xil?inx／en／supportNav／silicon＿devices／mature＿and＿discontinued＿products／virtex?ii.html.

［6］ 楊小牛，樓才義，徐建良.軟件無(wú)線(xiàn)電技術(shù)與應(yīng)用［M］.北京：北京理工大學(xué)出版社，2010.

［7］ Floyd M.Gardner.鎖相環(huán)技術(shù)［M］.姚劍清譯.第3版.北京：人民郵電出版社，2007.

［8］ John G.Proakis.數(shù)字通信［M］.張力軍等，譯.第四版.北京：電子工業(yè)出版社，2010.

The Design and Implementation of Multi?mode Receiver for Rendezvous and Docking in Space

CHENG Qinglin，HONG Liang，WU Yijie，SHI Yunchi
（Shanghai Institute of Aerospace Electronic Technology，Shanghai201109，China）

During the manned spaceflight mission，space to space communication system is responsible for the information exchange between two spacecrafts at the rendezvous and docking and evacuation stages.For different mission stages，different communications modes are required.In order to fulfill the different mission requirements in the same hardware，the feature of various demodulation modes and algorithm was analyzed，and full digital demodulation algorithm and hardware design were determined based on software radio technology.A method of restructure and multiplex was used to optimize the design，which leads to less logical resource and decreasing algorithm complexity.The result of the test for the system indicted that the key characteristic of the design could meet the specification of the space to space communication system.

multi?modes；digital receiver；space to space communication system；rendezvous and docking

V443+.1；V526

文章編號(hào)：1674?5825（2014）01?0058?07

2013?07?01；

2013?12?27

程慶林（1987?），男，碩士研究生，研究方向?yàn)檐浖o(wú)線(xiàn)電技術(shù)。E?mail：cnhbcql＠126.com