一種消除閃存芯片（NOR）擦除干擾的算法

張登軍

（廣東博觀科技有限公司，珠海519080）

一種消除閃存芯片（NOR）擦除干擾的算法

張登軍

（廣東博觀科技有限公司，珠海519080）

為了解決NOR結(jié)構(gòu)快閃存儲(chǔ)器的擦除干擾問題，提出一種適用于閃存芯片（NOR）的高可靠性擦除算法。通過增加擦除干擾自動(dòng)糾正機(jī)制，并在狀態(tài)機(jī)的控制下產(chǎn)生擦除干擾自動(dòng)糾正時(shí)序，從而達(dá)到自動(dòng)糾正擦除干擾的目的。

快閃存儲(chǔ)器；NOR結(jié)構(gòu)；擦除算法；擦除干擾

1 引 言

隨著便攜式電子產(chǎn)品的快速發(fā)展，特別是在工藝特征尺寸小于65nnm以后，浮柵型閃存面臨結(jié)擊穿、短溝道效應(yīng)、編程／擦除電壓高、漏電增加、過擦除、擦除串?dāng)_等問題。如圖1所示，閃存芯片存儲(chǔ)區(qū)域?yàn)榱斯?jié)約芯片面積，一般都采用物理集中放置，構(gòu)成一個(gè)存儲(chǔ)矩陣，然后在邏輯上分成很多塊。這個(gè)結(jié)構(gòu)決定了當(dāng)對(duì)其中一個(gè)塊進(jìn)行擦除操作時(shí)，由于物理上這個(gè)塊和周圍的塊漏區(qū)和源區(qū)是相連的，往往會(huì)對(duì)相鄰的其他塊產(chǎn)生影響。通常，為了避免塊“存儲(chǔ)單元”過擦除，一般在擦除操作之前，都做一次預(yù)編程，這樣將需要擦除的塊的全部“存儲(chǔ)單元”中是“1”的全部變成“0”，然后再對(duì)需要擦除的塊進(jìn)行擦除操作。由于塊之間“存儲(chǔ)單元”的漏區(qū)是連接到一起的，導(dǎo)致預(yù)編程、過擦除糾正編程、軟編程等都會(huì)對(duì)相鄰不需要擦除的塊數(shù)據(jù)產(chǎn)生影響，只要影響時(shí)間足夠就改變了“存儲(chǔ)單元”的數(shù)據(jù)。提出一種消除擦除干擾的算法。第2部分介紹傳統(tǒng)的以字節(jié)方式進(jìn)行擦除的流程，第3部分將對(duì)所提出的塊擦除流程和塊擦除算法進(jìn)行詳細(xì)分析并在第4部分給出仿真結(jié)果和測(cè)試結(jié)果，最后給出結(jié)論。

圖1 存儲(chǔ)單元陣列

2 傳統(tǒng)塊擦除算法

圖2是傳統(tǒng)采用的塊擦除算法流程圖。

圖2 傳統(tǒng)采用的塊擦除算法流程圖

首先是主控制器（CPU）對(duì)存儲(chǔ)器芯片寫入塊擦除指令，然后從地址端寫入要擦除的塊地址，存儲(chǔ)器芯片內(nèi)部的擦除狀態(tài)機(jī)接替主控制器（CPU）對(duì)整個(gè)擦除過程進(jìn)行控制，即控制內(nèi)部的高壓產(chǎn)生電路輸出一個(gè)高壓脈沖通過譯碼電路對(duì)塊內(nèi)地址對(duì)應(yīng)的存儲(chǔ)單元進(jìn)行預(yù)編程操作。在編程脈沖過后，編程狀態(tài)機(jī)控制讀取電路對(duì)這些存儲(chǔ)單元進(jìn)行讀取操作，然后和編程數(shù)據(jù)進(jìn)行比較，直到塊內(nèi)全部存儲(chǔ)單元都被預(yù)編程（即讀出的數(shù)據(jù)全部是“0”），預(yù)編程結(jié)束后，對(duì)塊內(nèi)存儲(chǔ)單元進(jìn)行擦除操作，即控制內(nèi)部的高壓產(chǎn)生電路輸出一個(gè)高壓脈沖通過譯碼電路傳遞到塊內(nèi)存儲(chǔ)器的襯底（WELL），柵極加入一個(gè)負(fù)高壓（約-9.5V）。擦除操作結(jié)束后，驗(yàn)證塊內(nèi)單元擦除情況，直到塊內(nèi)全部的存儲(chǔ)單元都被擦除（即讀出的數(shù)據(jù)全部是“1”），每進(jìn)行一次擦除脈沖操作，使塊內(nèi)存儲(chǔ)單元的Vth下降到一定值。但是不同的存儲(chǔ)單元在制作過程中會(huì)產(chǎn)生差異，擦除速度有慢有快，所以在最后加入軟編程修復(fù)一些被過度擦除的存儲(chǔ)單元到期望的Vth范圍。

3 擦除干擾自動(dòng)糾正算法

閃存擦除干擾有二種形式：一是對(duì)選定的塊進(jìn)行擦除時(shí)，由于相鄰塊的內(nèi)單元漏端連接到同一條位線上，在擦除過程中的預(yù)編程、軟編程等操作過程中，采用溝道熱電子注入（CHE）方式進(jìn)行編程［1-2］，存儲(chǔ)單元的漏端編程電流很大（100uA～350uA）［3-4］，同時(shí)在非選擇塊的單元漏源上加有編程電壓（約4V）［5］，必然受到漏極串?dāng)_；其二是選擇的塊和相鄰的塊物理上放置在相同的阱上，在擦除過程中，會(huì)受到擦除高電壓（約7V）阱干擾。如圖3的擦除干擾曲線圖所示，在深亞微米閃存存儲(chǔ)器工藝中，漏極串?dāng)_比阱串?dāng)_要嚴(yán)重的多，因此需要從算法上消除這種串?dāng)_。

圖3 二種擦除干擾曲線圖

根據(jù)干擾曲線可以看出，串?dāng)_是一個(gè)累積效應(yīng)，單次擦除操作對(duì)相鄰區(qū)域影響較小，筆者基于這種思想提出，在塊擦除操作完成后，自動(dòng)進(jìn)入相鄰塊的“干擾自動(dòng)糾正”操作，圖4是“帶干擾自動(dòng)糾正”的塊擦除算法流程圖。具體算法如下：

圖4 “帶干擾自動(dòng)糾正”的塊擦除算法流程圖

首先是存儲(chǔ)器芯片接收到塊擦除指令，然后通過擦除狀態(tài)機(jī)控制內(nèi)部電路對(duì)塊內(nèi)地址對(duì)應(yīng)的存儲(chǔ)單元進(jìn)行預(yù)編程操作［6］，待預(yù)編程結(jié)束后，進(jìn)行第一個(gè)塊擦除脈沖的擦除操作，然后進(jìn)入過擦除判斷，如果當(dāng)前存在“過擦除”的存儲(chǔ)單元，狀態(tài)機(jī)控制過擦除自動(dòng)糾正電路對(duì)檢測(cè)到的“過擦除”存儲(chǔ)單元進(jìn)行糾正，直到塊內(nèi)全部嚴(yán)重過擦除（負(fù)Vth）的存儲(chǔ)單元被糾正，再進(jìn)入塊內(nèi)擦除判斷。當(dāng)存儲(chǔ)單元都被擦除（即讀出的數(shù)據(jù)全部是“1”）后，狀態(tài)機(jī)進(jìn)入軟編程狀態(tài)。有了以上操作，保證了軟編程可以順利進(jìn)行，等待塊編程結(jié)束后，狀態(tài)機(jī)進(jìn)入相鄰塊存儲(chǔ)單元的“干擾自動(dòng)糾正”，首先對(duì)塊內(nèi)存儲(chǔ)單元進(jìn)行干擾判斷，如果發(fā)現(xiàn)有被干擾的單元，就對(duì)該單元進(jìn)行干擾糾正，從而保證相鄰塊數(shù)據(jù)保持不變。

和傳統(tǒng)擦除算法不用的是，下圖算法加入了“干擾自動(dòng)糾正”狀態(tài)，可以有效糾正相鄰塊內(nèi)被干擾的存儲(chǔ)單元，從而保證了塊擦除操作在系統(tǒng)要求的時(shí)間內(nèi)完成，提高存儲(chǔ)器的可靠性。

4 模擬結(jié)果和測(cè)試分析

為了驗(yàn)證提出算法的有效性，對(duì)整個(gè)塊擦除進(jìn)行了仿真驗(yàn)證。圖5為“帶干擾自動(dòng)糾正”的塊擦除算法時(shí)序圖。

圖5 “帶干擾自動(dòng)糾正”的塊擦除算法時(shí)序圖

本仿真首先模擬主控制器（CPU）給芯片發(fā)送塊擦除命令，待芯片接收到命令后，從仿真結(jié)果看出，首先內(nèi)部狀態(tài)機(jī)進(jìn)行塊內(nèi)預(yù)編程和驗(yàn)證（Pre Program＆Verify），然后進(jìn)入塊擦除操作（ER），擦除操作后，狀態(tài)機(jī)自動(dòng)進(jìn)入過擦除糾正和驗(yàn)證（OEC＆Verify），然后進(jìn)入軟編程和驗(yàn)證狀態(tài)（Soft Program＆Verify），最后進(jìn)入相鄰塊的“干擾自動(dòng)糾正”編程模式，仿真結(jié)果表明設(shè)計(jì)滿足“帶干擾自動(dòng)糾正”塊擦除算法要求。隨機(jī)挑選2顆采用以上算法的芯片進(jìn)行測(cè)試，測(cè)試條件：室溫下進(jìn)行10萬(wàn)次塊擦除操作，測(cè)試相鄰塊內(nèi)存儲(chǔ)單元的狀態(tài)，同時(shí)記錄擦除時(shí)間，圖6所示是塊擦除時(shí)間分布圖，從分布圖中可以看出，10萬(wàn)次塊操作，擦除時(shí)間變化有限，同時(shí)相鄰塊數(shù)據(jù)依然保持不變，具有較高的可靠性。

圖6 “帶過擦除自動(dòng)糾正”的塊擦除時(shí)間分布圖

5 結(jié)束語(yǔ)

提出一種新穎的“帶干擾自動(dòng)糾正”的塊擦除算法，通過干擾自動(dòng)糾正電路，糾正相鄰塊“被干擾”的存儲(chǔ)單元，最終的芯片測(cè)試結(jié)果表明本算法具有很高的可靠性，滿足系統(tǒng)應(yīng)用要求，這種算法特別適用于NOR結(jié)構(gòu)的快閃存儲(chǔ)器設(shè)計(jì)。

［1］封晴.嵌入式Flash Memory Cell技術(shù)［J］.電子與封裝，2004，4（4）：33-37.

［2］范婭玲.閃存芯片（NOR）編程特性與可靠性的研究［J］.蘇州大學(xué)學(xué)報(bào)（工科版），2008，6（3）：65-66.

［3］Khouri O，gregori S，Cabrini A，et al.Improved charge pump for flash memory applications in triple-well CMOS technology［J］.Proceedings of the IEEE，2002（4）：1322-1326.

［4］Choi K H，Park J M，Kim J K，et al.Floating-well charge-pump circuits for sub·2.O-v single power supply flash memories［A］.Syrup.VLSI Circuits Dig.Tech.Papers［C］.1997：61-62.

［5］高國(guó)陜.閃存的低溫下低工作電壓Vcc讀取失效分析［J］.蘇州大學(xué)學(xué)報(bào)（工科版），2007，12（6）：42-43.

［6］伍冬，潘立陽(yáng)，楊光軍，朱鈞.一種適用于NOR結(jié)構(gòu)快閃存儲(chǔ)器的快速頁(yè)編程算法［J］.電路與系統(tǒng)學(xué)報(bào)，2008，6（4）：116-117.

A Algorithm of Removing Erase Disturb for NOR Flash Memory

ZHANG Deng-jun
（GuangDong BergMicro Co.，Ltd.，Zhuhai519080，China）

In order to remove the ease disturb of NOR flash memory，a high reliability erase algorithm，which automatically improves correction mechanism for the erase disturb，is proposed in this paper.The state machine takes outputs of the control circuit to generate the proper timing sequence in order to achieve erase disturb auto-correction.

Flash memory；NOR architecture；Erase algorithm；Erase disturb

10.3969／j.issn.1002-2279.2014.01.016

TN402

：A

：1002-2279（2014）01-0058-03

張登軍（1982-），男，安徽六安人，碩士研究生，主研方向：高端存儲(chǔ)器器算法研究。

2013-08-15