一種偽隨機控制的2ASK調制解調電路實現

程 欽，潘玲佼，任艷玲

(江蘇理工學院電氣信息工程學院，江蘇 常州 213001)

1 偽隨機序列與2ASK數字調制

1.1 偽隨機序列

偽隨機序列[1]，也稱為PN序列，m序列，是一種能夠事先確定、可不斷重復，具有二進制隨機序列統計特性，廣泛應用于通信領域的數字碼序列。實現PN序列有多種方法，其中，用通用數字器件[2]構成m序列，速度快，但硬件電路修改不便，產生序列單一。用軟件方式具有獲得任意級數的本原多項式系數的特點，但速度受限。使用FPGA電路開發[3]，能夠有效節約設計時間，減少PCB板占用，使系統變得可靠，并且能進行靈活設計，可實現較大規模的通信電路。

1.2 2ASK調制與解調

二進制振幅鍵控(2ASK)是一種利用載波幅度變化來傳遞數字信息的二進制數字信號調制方式，它是研究其他數字調制技術的基礎。2ASK時域表達式為

2ASK調制波形如圖1所示，通過載波幅度變化作為控制信息，頻率和初始相位不變。載波的幅度變化對應二進制信息的符號“0”或“1”。產生2ASK信號的方法包括模擬法和鍵控法兩種，如圖2所示。

圖1 2ASK調制波形

圖2 2ASK調制方法

2ASK解調方法包括兩種:相干解調和非相干解調，接收系統如圖3所示。2ASK解調部分增加抽樣判決電路，有利于提高數字信號接收性能。

圖3 2ASK解調方法

2 偽隨機控制2ASK系統軟件設計

2.1 DDS程序設計

載波信號源發生器采用直接數字式頻率合成器(DDS)，DDS采用全數字技術處理[4]，輸出頻率和相位和幅度能夠在微控制器控制下準確快速變換。DDS設計程序流程圖如圖4所示，其中，26位累加器對輸出的頻率控制字進行累加，取26位累加器的的第20到第26位作為ROM地址，在clk驅動下對存儲一個周期128點的正弦波ROM尋址。

圖4 DDS程序流程圖

圖5 m序列程序流程圖

DDS輸出正弦波時序仿真波形如圖6所示。第1個信號是50MHz系統時鐘clk，第2個信號是復位信號rst_n，第3個信號是輸出波形wave_out，是ROM 的10KHz輸出載波。

圖6 DDS輸出正弦波時序仿真波形

圖7 m序列仿真圖

2.2 偽隨機序列發生器設計

偽隨機序列發生器設計中，當線性反饋邏輯的移位寄存器設置各級初始狀態之后，每次經過時鐘信號，移存器的狀態隨之改變。到最后一級的輸出，通過下個時鐘周期產生一個新序列。設計采用了4級移位寄存器用于產生周期長度為15的m序列。線性反饋邏輯遵從式2的遞歸關系:

第1級與第2級輸出進行模2運算并將結果反饋到第4級。假設4級移位寄存器的初始狀態為0001，那么通過移位時鐘信號，移位寄存器各級狀態隨之改變，軟件設計流程見圖5。

如圖7為m偽隨機序列模塊波形圖，圖中第1個信號clk是50MHz系統時鐘信號，第2個信號rst_n是低電平復位信號，第3個信號m_random輸出周期為15位的m偽隨機序列“000100110101111”。

3 偽隨機控制2ASK電路設計

3.1 ASK系統調制電路

ASK調制框圖如圖8所示，包括產生10KHz正弦載波信號的DDS載波模塊，m隨機序列模塊，受控開關根據m序列控制載波輸出，再將輸出的數字波形經過數模轉換得到調制后的模擬波形，最后經過低通濾波器，得到已調信號。

圖8 ASK實現框圖

圖9 ASK的仿真波形圖

圖10是ASK調制RTL級圖。圖中DDS_inst對應DDS模塊，包括3個信號端口，clk為輸入50MHz系統時鐘，rst_n為系統低電平復位信號，wave_out為輸出波形的數字量，m_randomsquen_inst對應m隨機序列產生模塊，也包括3個信號，clk和rst_n信號和DDS模塊相同，level1信號即輸出m隨機序列，MUX21對應模擬開關，在SEL控制下選擇OUT0=DATAA(=8’h7F)或者OUT0=DATAB(DATAB連接wave_out)。調制信號經過D觸發器鎖存輸出。

圖10 ASK的RTL級聯圖

調制仿真波形從圖9中可以看出，當m隨機序列為1時調制后的輸出信號為10KHz的載波，當m隨機序列為0時調制后的輸出信號為0。

3.2 ASK系統解調電路

通過D/A轉換芯片接收FPGA數據，再將產生的電流信號轉換為電壓信號，從而得出電壓模擬信號。電路中的高頻成分經過低通濾波器去除得到純凈的低頻

信號。最后進行包絡檢波并整形得到解調輸出波形。如圖11所示。

3.3 單元電路設計分析

圖11 解調系統框圖

數模轉換電路:FPGA進行ASK調制后輸出數字波形，需要經過DAC0832芯片轉換為模擬量，DAC0832芯片轉換結果采用電流形式輸出。為了得到模擬電壓信號，就要使用一個高輸入阻抗的線性運算放大器來轉換。運放的反饋電阻不僅能用RFB端引用片內固有電阻還能夠使用外接。為了將DAC0832芯片變化得到的模擬電流值變為模擬的電壓值，在DAC0832芯片的輸出端接了由運放NE5532構成的電流轉電壓電路。

二階有源低通濾波器:采用運放NE5532，其截止頻率設計為10KHz，載頻信號頻率是10KHz。二階有源低通濾波器如圖12所示。將R=200KΩ，C=30pF帶入式計算得f0=26.54KHz。

將f0=26.54KHz帶入式fp=0.37f0計算得二階低通濾波器的通帶截止頻率fp=9.82KHz。因為經過電流轉電壓電路圖，將DAC0832輸出的電流轉為的是負電壓，所以需要接個反向比例運算電路將負電壓轉為正的，如圖13為由NE5532構成的反相比例運算電路，其比例為－1。

圖12 二階有源低通濾波器

圖13 反相比例電路

包絡檢波電路:由半波或全波整流器和低通濾波器構成，屬于非相干解調，無需相干載波。包絡檢波電路電阻R和電容C應該滿足式3的要求。

式中:fH是調制信號的最高頻率;fc是載波的頻率。設計中fH為5KHz，vc為10KHz，C為10nF，經過計算得R的取值范圍為:10 KΩ＜＜R＜＜20 KΩ，即圖14中的RP2的調節范圍為10KΩ到20KΩ。

圖14 包絡解波電路

圖15 電壓比較器

為得到性能較好的解調波形，還在包絡檢波輸出加了個電壓比較器，如圖15所示。比較器采用LM 393芯片。圖14中RP4是100 KΩ的電位器。將包絡檢波輸出的Vc和RP4分得電壓做比較，使輸出的解調波形邊沿陡峭。

升壓電路和負電源電路:系統輸入電壓5V，因為需要±10V給運放NE5532供電，所以需要將5V升壓到10V。設計中采用LM 2577－ADJ升壓芯片。由于NE5532需要提高正負電壓，所以要設計負電壓電路供電。選用UCL7660芯片。

4 結果測試及分析

分別測試ASK硬件電路m序列產生，ASK調制輸出和ASK解調輸出各點波形。圖16和圖17分別為輸入偽隨機序列與ASK已調信號，輸入偽隨機序列與解調輸出信號波形圖。從圖中可見調制波形能夠正確反映偽隨機序列的變換規律，解調結果與輸入偽隨機序列保持一致，驗證了電路設計的可行性。下一步工作將在該電路基礎上，考慮采用混沌信號代替偽隨機碼序列，從而能夠進一步增強系統的保密性，有利于ASK電路更廣泛的應用。

圖16 m序列和調制信號波形

圖17 m序列和解調信號波形

[1]樊昌信，曹麗娜.通信原理[M].6版.北京:國防工業出版社，2008.

[2]朱幼蓮.數字電子技術[M]北京:機械工業出版社，2011.

[3]潘松，黃繼業.EDA 技術與 VHDL[M].2版.北京:清華大學出版社，2007.

[4]高銀，林其偉.DDS數字移相正弦信號發生器的設計[J]，華僑大學學報:自然科學版，2009，30(1):34－37.